m到5微米，但也可采用更小和更大的厚度。在一个实施例中，绝缘体层20和处理衬底10可以是包括同一绝缘体材料的单一连续结构，即，处理衬底10和绝缘体层20可合并为包括同一绝缘材料的单一绝缘体层。
[0038]含锗半导体层30L内的含锗半导体材料可以是锗、硅锗合金、锗碳合金、硅锗碳合金或它们的分层叠层。含锗半导体层30L中的含锗半导体材料可以是本征的、P掺杂的或η掺杂的。在一个实施例中，含锗半导体层30L中的含锗半导体材料可以是单晶体。在一个实施例中，含锗半导体层30L中的含锗半导体材料可以是本征锗、P掺杂的锗、η掺杂的锗、本征硅锗合金、P掺杂的硅锗合金或η掺杂的硅锗合金。含锗半导体层30L中的锗原子浓度可在10%到100%的范围内，但是也可采用更小的锗浓度。含锗半导体层30L的厚度可在5nm到200nm的范围内，但是也可采用更小和更大的厚度。
[0039]可直接在含锗半导体层30L的顶面上形成电介质帽层40L。电介质帽层40L包括非晶的电介质材料，例如氧化硅、氮化硅、氧氮化硅、电介质金属氧化物、电介质金属氧氮化物或它们的垂直叠层。电介质帽层40L可例如通过化学气相沉积(CVD)或原子层沉积(ALD)形成。在一个实施例中，电介质帽层40L可以是氮化娃层。电介质帽层40L的厚度例如可在Inm到30nm的范围内，但是也可采用更小和更大的厚度。
[0040]参考图2A和2B，通过对含锗半导体层30L(参见图1B)和电介质帽层40L (参见图1B)的垂直叠层进行图案化，形成含锗半导体鳍30和电介质鳍帽40的叠层以及含锗半导体部32P和电介质材料部40P的叠层。如本文中使用的，“半导体鳍”是指包括半导体材料且包括至少一对彼此平行的基本垂直侧壁的连续结构。如本文中使用的，如果存在这样的垂直平面:其中表面从该垂直平面的偏离不超过该表面的粗糙度的均方根的三倍，则该表面是“基本垂直”的。如本文中使用的，“电介质鳍”是指包括电介质材料且包括至少一对彼此平行的基本垂直侧壁的连续结构。如本文中使用的，电介质鳍帽是指用作帽结构(即，位于另一结构的顶上)的电介质鳍。
[0041]对含锗半导体层30L和电介质帽层40L的垂直叠层进行图案化例如可以如下执行:在电介质帽层40L的顶面之上施加光致抗蚀剂层37，对光致抗蚀剂层37进行光刻图案化，并通过诸如离子反应蚀刻的各向异性蚀刻将光致抗蚀剂层37中的图案转移到电介质帽层40L和含锗半导体层30L内。第一器件区域Rl中的含锗半导体层30L的剩余部分构成含锗半导体鳍30。第二器件区域R2中的含锗半导体层30L的剩余部分构成含锗半导体部32P。第一器件区域Rl中的电介质帽层40L的剩余部分构成电介质鳍帽40。第二器件区域R2中的电介质帽层40L的剩余部分构成电介质材料部40P。随后例如可通过灰化去除光致抗蚀剂层37。
[0042]在一个实施例中，每个含锗半导体鳍30可沿着纵长(lengthwise)方向横向延伸。如本文中使用的，结构的纵长方向是指这样的方向:沿着该方向，结构的惯性矩变为最小。
[0043]参考图3A和3B，在绝缘体层20、含锗半导体鳍30、电介质鳍帽40、含锗半导体部32P和电介质材料部40P的物理暴露表面上形成电介质材料层50L。电介质材料层50L包括电介质材料，例如氮化硅、氧化硅、氧氮化硅、电介质金属氧化物、电介质金属氧氮化物、或其组合。电介质材料层50L可被保形地(conformally)或非保形地沉积，只要含锗半导体鳍30、电介质鳍帽40、含锗半导体部32P和电介质材料部40P的所有侧壁表面被电介质材料层50L覆盖即可。电介质材料层50L例如可通过化学气相沉积(CVD)或原子层沉积(ALD)而沉积。电介质材料层50L的水平部的厚度可在Inm到30nm的范围内，但是也可采用更小和更大的厚度。在一个实施例中，电介质材料层50L可以是氮化娃层。
[0044]参考图4A和4B，可在电介质材料层50L之上施加可选的有机平面化层(OPL) 55L、可选的抗反射涂层(ARC) 56、以及光致抗蚀剂层57。在一个实施例中，可省略可选的OPL55L和可选的ARC层56，并且可将光致抗蚀剂层57直接施加在电介质材料层50L的顶面上。OPL 55L可包括用于本领域中已知的三层光刻工艺的任何有机平面化材料。ARC层56可包括用于本领域中已知的三层光刻工艺的任何抗反射涂层材料。光致抗蚀剂层57被光刻图案化以覆盖整个第一器件区域Rl并覆盖第二器件区域R2的部分区域。在一个实施例中，第二器件区域中的光致抗蚀剂层57的图案化部分的形状可以是这样的矩形:该矩形的宽度与随后要形成的化合物半导体鳍的对之间的目标间距近似相同。
[0045]参考图5A和5B，借助于一系列各向异性蚀刻工艺，通过可选的ARC层56 (参见图4B)和可选的OPL 55L(参见图4B)(如果存在)，以及通过电介质材料层50L(参见图4B)、电介质材料部40P和含锗半导体部32P，转移光致抗蚀剂层57中的图案。具体来说，所述一系列各向异性蚀刻工艺可顺序地蚀刻最初未被图案化的光致抗蚀剂层57掩蔽的可选的ARC层56 (如果存在)、可选的OPL 55L (如果存在)、电介质材料层50L、电介质材料部40P和含锗半导体部32P的各个部分。在一个实施例中，光致抗蚀剂层57和ARC层56可在所述一系列各向异性蚀刻工艺期间被消耗完，在所述一系列各向异性蚀刻工艺结束时，只有OPL55L的部分剩余。在另一实施例中，在所述一系列各向异性蚀刻工艺之后，光致抗蚀剂层57的部分和/或ARC层56的部分可剩余。
[0046]第二器件区域R2中的电介质材料层50L、电介质材料部40P和含锗半导体部32P的剩余部分构成含锗芯结构32、第一电介质鳍帽42和第二电介质鳍52的叠层。每个第二电介质鳍52是电介质材料层50L的剩余部分。每个第一电介质鳍42是电介质材料部40P的剩余部分。每个含锗芯结构32是含锗半导体部32P的剩余部分。
[0047]在一个实施例中，蚀刻电介质材料部40P的材料和含锗半导体部32P的材料的各向异性蚀刻工艺可对绝缘体层20的材料具有选择性。在这种情况下，在形成含锗芯结构32和至少一个电介质芯帽(42、52)的叠层之后，绝缘体层20的顶面可以是平面的。
[0048]参考图6A和6B，随后例如可通过灰化去除光致抗蚀剂层57、ARC层56和OPL 55L的任何剩余部分。每个含锗芯结构32形成在绝缘体层20上。至少一个电介质芯帽(42、52)形成在含锗芯结构32之上。在含锗芯结构32、第一电介质芯帽42和第二电介质芯帽52的每个叠层内，含锗芯结构32、第一电介质芯帽42和第二电介质芯帽52的侧壁表面可垂直地一致。如本文中使用的，如果存在包括两个或更多个表面的垂直平面，则这两个或更多个表面垂直地一致。
[0049]现在参考图7A和7B，通过直接在含锗芯结构32的侧壁表面上选择性外延第一化合物半导体材料，形成环形化合物半导体鳍60。如本文中使用的，“环形”要素是指在拓扑上(topologically)与环面(torus)同晶型的要素，即，可以连续地拉伸为环面形状并且不会形成或破坏奇异性。如本文中使用的，“化合物半导体鳍”是指包括化合物半导体材料的半导体鳍。这样，环形化合物半导体鳍60为环形结构，其包括化合物半导体材料并包括至少一对彼此平行的基本垂直侧壁。
[0050]环形化合物半导体鳍60中的第一化合物半导体材料可以是例如II1-V化合物半导体材料或I1-VI化合物半导体材料。在一个实施例中，每个含锗芯结构32可包括单晶含锗半导体