显示基板及其制备方法
【技术领域】
[0001]本发明属于显示基板技术领域，具体涉及一种显示基板及其制备方法。
【背景技术】
[0002]在高级超维场转换(ADS)模式的阵列基板中，为简化制备工艺，可在一次构图工艺中形成有源区和源/漏电极，在这种情况下，像素电极位于源/漏电极上方，即像素电极“搭接”在漏极上。
[0003]如图1所示，漏极41 (和源极42)的厚度通常较大，约数百微米，而像素电极5厚度较薄，只有数十微米。因此，当漏极41边缘的坡度角较大(图中以90度为例)时，像素电极5“搭接”在漏极41上的部分(搭接部51)与处于漏极41之外的部分(主体部52)之间，容易在漏极42边缘处(即搭接部51与主体部52的相接处)发生断裂，从而影响阵列基板的功能。当然，该阵列基板中还可包括基底9、栅极1、栅绝缘层2、有源区3、平坦化层
6、公共电极7等其他已知结构，在此不再详细描述。
【发明内容】
[0004]本发明针对现有的阵列基板中像素电极容易在漏极边缘断裂的问题，提供一种不易发生断裂的显示基板及其制备方法。
[0005]解决本发明技术问题所采用的技术方案是一种显示基板，其包括第一结构和第二结构；所述第二结构具有设于第一结构上的搭接部，以及位于第一结构外且与搭接部相连的主体部；且
[0006]所述第一结构具有与其边缘相连减薄区，所述减薄区中第一结构的厚度小于减薄区外的第一结构的厚度；
[0007]所述搭接部至少部分位于所述减薄区上；且至少部分位于减薄区外的主体部直接与位于所述减薄区上的搭接部相连。
[0008]优选的是，所述显示基板为阵列基板，所述第一结构为薄膜晶体管的漏极，所述第二结构为像素电极。
[0009]进一步优选的是，所述漏极完全设于有源区上。
[0010]优选的是，所述显示基板还包括基底，且所述第一结构与基底间的距离大于等于所述第二结构的主体部与基底间的距离。
[0011 ] 优选的是，所述搭接部覆盖整个减薄区。
[0012]优选的是，所述减薄区被搭接部覆盖的部分包括多个子减薄区，越靠近第一结构边缘的子减薄区中的第一结构的厚度越小。
[0013]优选的是，所述减薄区中的第一结构的厚度在减薄区外的第一结构的厚度的1/2至2/3之间。
[0014]解决本发明技术问题所采用的技术方案是一种上述显示基板的制备方法，其包括:
[0015]步骤1、形成第一结构，并将所述第一结构的部分区域减薄，形成与第一结构的边缘相邻的减薄区；
[0016]步骤2、形成第二结构，所述第二结构具有设于第一结构上的搭接部，以及位于第一结构外且与搭接部相连的主体部，所述搭接部至少部分位于所述减薄区上；且至少部分位于减薄区外的主体部直接与位于所述减薄区上的搭接部相连。
[0017]优选的是，所述步骤I中将所述第一结构的部分区域减薄包括:用光刻胶覆盖对应第一结构的非减薄区的区域，通过干法刻蚀将未被光刻胶覆盖的第一结构减薄。
[0018]优选的是，所述步骤I中，利用阶梯曝光在一次构图工艺中形成第一结构并将所述第一结构的部分区域减薄。
[0019]优选的是，所述显示基板为阵列基板，所述第一结构为薄膜晶体管的漏极，所述第二结构为像素电极。
[0020]进一步优选的是，在所述步骤I中，还同时形成薄膜晶体管的有源区，所述漏极完全设于有源区上。
[0021]进一步优选的是，所述步骤I包括:依次在基底上形成半导体层、源漏金属层、光刻胶层；对光刻胶层进行阶梯曝光并显影，在第一区域保留第一厚度的光刻胶层，第二区域保留第二厚度的光刻胶层，第三区域保留第三厚度的光刻胶层，其余区域不保留光刻胶层；其中，所述第一区域对应有源区用于在薄膜晶体管导通时导电的区域，第二区域至少对应漏极的减薄区，第三区域至少对应有源区中除第一区域和第二区域外的区域，且，第一厚度小于第二厚度，第二厚度小于第三厚度；除去无光刻胶覆盖的源漏金属层和半导体层，形成有源区；对光刻胶层进行灰化，除去第一区域的光刻胶层，而在第二区域和第三区域保留部分光刻胶层；除去第一区域的源漏金属层，形成源极、漏极；对光刻胶层进行灰化，除去第二区域的光刻胶层，而在第三区域保留部分光刻胶层；减薄第二区域的源漏金属层，形成减薄区；除去第三区域的光刻胶层。
[0022]优选的是，所述步骤I中对减薄区的不同区域进行不同程度的减薄，且越靠近第一结构边缘的区域的减薄程度越大，从而其所形成的减薄区分为多个子减薄区；所述步骤2中所形成的搭接部覆盖多个所述子减薄区。
[0023]可见，本发明的显示基板的第一结构具有减薄区，即第一结构是“阶梯”状的，其“阶梯”顶部具有正常的厚度，可保证第一结构本身功能的实现，而第二结构“搭接”在第一结构的减薄区(即搭接在“阶梯”的较低处)，由此，第二结构的搭接部和主体部之间的高度差较小，故其搭接部和主体部间不容易发生断裂，可更好的保证显示基板的性能。
【附图说明】
[0024]图1为现有的阵列基板发生像素电极断裂时的剖面结构示意图；
[0025]图2为本发明的实施例的阵列基板的剖面结构示意图；
[0026]图3为本发明的实施例的阵列基板制备方法中在形成光刻胶层后的剖面结构示意图；
[0027]图4为本发明的实施例的阵列基板制备方法中在对光刻胶层进行阶梯曝光和显影后的剖面结构示意图；
[0028]图5为本发明的实施例的阵列基板制备方法中形成有源区后的剖面结构示意图；
[0029]图6为本发明的实施例的阵列基板制备方法中在对光刻胶层进行第一次灰化后的剖面结构示意图；
[0030]图7为本发明的实施例的阵列基板制备方法中在形成源极、漏极后的剖面结构示意图；
[0031]图8为本发明的实施例的阵列基板制备方法中在对光刻胶层进行第二次灰化后的剖面结构示意图；
[0032]图9为本发明的实施例的阵列基板制备方法中在形成减薄区后的剖面结构示意图；
[0033]图10为本发明的实施例的阵列基板制备方法中在剥离光刻胶层后的剖面结构示意图；
[0034]图11为本发明的实施例的阵列基板制备方法中在形成像素电极后的剖面结构示意图；
[0035]其中，附图标记为:1、栅极；2、栅绝缘层；3、有源区；39、半导体层；41、漏极；411、减薄区；42、源极；49、源漏金属层；5、像素电极；51、搭接部；52、主体部；6、平坦化层；7、公共电极；8、光刻胶层；9、基底；Q1、第一区域；Q2、第二区域；Q3、第三区域。
【具体实施方式】
[0036]为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和【具体实施方式】对本发明作进一步详细描述。
[0037]实施例1:
[0038]如图2所示，本实施例提供一种显示基板，其包括第一结构和第二结构；第二结构具有设于第一结构上的搭接部51，以及位于第一结构外且与搭接部51相连的主体部52 ;
[0039]第一结构具有与其边缘相连减薄区411，减薄区411中第一结构的厚度小于减薄区411外的第一结构的厚度；
[0040]搭接部51至少部分位于减薄区411上；且至少部分位于减薄区411外的主体部52直接与位于减薄区411上的搭接部51相连。
[0041]其中，本实施例的显示基板可为用于液晶显示装置、有机发光二极管(OLED)显示装置等中的基板，例如为阵列基板、彩膜基板、对盒基板等。在该显示基板包括处于不同层的第一结构和第二结构。第一结构中有部分区域(减薄区411)的厚度较薄，且该减薄区411与第一结构的边缘相连，即减薄区411的边缘和第一结构的边缘应有至少部分重叠，而不能是减薄区411完全位于第一结构中部并被非减薄区围绕。第二结构则有一部分(搭接部51)设在该减薄区411上，另一部分(主体部52)位于减薄区411外；而且，至少有部分主体部52是直接与减薄区411上的搭接部51相连的，从而使第二结构的主体部52与搭接部51连接时，由于搭接部51至少部分在减薄区411上，故至少可以减小这部分搭接部51和主体部52的高度差，保证连接可靠，不易发生断裂。
[0042]可见，本实施例的显示基板的第一结构具有减薄区411，即第一结构是“阶梯”状的，其“阶梯”顶部具有正常的厚度，可保证第一结构本身功能的实现，而第二结构则“搭接”在第一结构的减薄区411上(即搭接在“阶梯”的较低处)，由此，第二结构的搭接部51和主体部52之间的高度差(段差)较小，故其搭接部51和主体部52之间不容易发生断裂，可更好的保证显示基板的性能。
[0043]优选的，本实施例的显示基板为阵列基板，第一结构为薄膜晶体管的漏极41，第二结构为像素电极5。