[0064]参照图10，使用热氧化生长工艺，外围区II的鳍部104表面形成第一刻蚀阻挡层111。在形成第一刻蚀阻挡层111过程中，在核心区I的鳍部104表面也形成第二刻蚀阻挡层112，第二刻蚀阻挡层112位于鳍部和鳍部表面的帽层部分之间。
[0065]在具体实施例中，该热氧化生长过程在炉管内进行，因此，热氧化生长又称炉管氧化生长。氧与外围区II表面的硅反应生成氧化硅，该氧化硅附在鳍部104表面作为第一刻蚀阻挡层111。在炉管内，氧还可能穿过帽层106到达核心区I鳍部104表面，并与硅反应生成第二刻蚀阻挡层112。
[0066]但是，考虑到外围区II的氧直接与鳍部104表面接触，而帽层106对氧扩散形成阻挡，核心区I的鳍部104表面的氧含量少于外围区II鳍部104表面的氧含量，且核心区I的鳍部104表面热氧化生长速率小于外围区II鳍部104表面热氧化生长速率，使得核心区I的鳍部104表面的娃损耗量小于外围区II的鳍部104表面的娃损耗量,最终,第二刻蚀阻挡层112的厚度H1小于第一刻蚀阻挡层111的厚度H2。在具体实施例中，如果帽层106的厚度较厚，或者炉管内的氧含量较少，核心区I的鳍部104表面的硅也可能不会接触到氧，鳍部104表面的硅不会遭到损耗，也就不会形成第二刻蚀阻挡层。
[0067]因此，经热氧化生长后，核心区I的鳍部线宽W1大于外围区II的鳍部线宽W2。与现有技术相比，核心区I的鳍部线宽与预期线宽相差不多或基本相等，可保证核心电路的鳍部中载流子较高载流子迁移率，核心电路具有较高信号传输速率。
[0068]在具体实施例中，热氧化生长形成第一刻蚀阻挡层111和第二刻蚀阻挡层112后，使用后栅工艺形成横跨鳍部104的金属栅极(图中未示出)。
[0069]具体地，所述后栅工艺为:
[0070]形成横跨鳍部的伪栅极，核心区的伪栅极下的鳍部和伪栅极之间为帽层和第二刻蚀阻挡层部分，外围区的伪栅极下的鳍部和伪栅极之间为第一刻蚀阻挡层部分，伪栅极的材料为多晶硅或非晶硅；
[0071]在所述伪栅极两侧的鳍部部分进行离子注入，分别形成源极、漏极，在该过程中，注入离子会穿过核心区伪栅极两侧的帽层和第二刻蚀阻挡层部分、外围区伪栅极两侧的第一刻蚀阻挡层部分扩散至鳍部中，并在鳍部中形成重掺杂，在其他实施例中，也可在进行离子注入之前，去除伪栅极两侧的帽层和第二刻蚀阻挡层部分、第一刻蚀阻挡层部分；
[0072]形成层间介质层，层间介质层覆盖帽层和第一刻蚀阻挡层、伪栅极，层间介质层的上表面和伪栅极上表面基本持平；
[0073]刻蚀去除伪栅极形成伪栅沟槽，至露出帽层和第一刻蚀阻挡层，在该过程中，伪栅极下的帽层和第二刻蚀阻挡层、第一刻蚀阻挡层可起到刻蚀阻挡作用，避免刻蚀伪栅极过程对伪栅极下的鳍部部分造成过刻蚀；
[0074]去除核心区伪栅沟槽中的帽层、第二刻蚀阻挡层和外围区伪栅沟槽中的第一刻蚀阻挡层，在刻蚀第一刻蚀阻挡层和第二刻蚀阻挡层的条件下，第一刻蚀阻挡层和第二刻蚀阻挡层相比鳍部具有较高的刻蚀选择比，基本不会过刻蚀伪栅沟槽底部的鳍部部分；
[0075]之后，在伪栅沟槽中形成金属栅极。
[0076]在具体实施例中，字啊伪栅沟槽中形成覆盖伪栅沟槽侧壁和底部的高K栅介质层，金属栅极覆盖高K栅介质层。
[0077]在具体实施例中，高K栅介质层和金属栅极的形成方法包括:
[0078]形成高K介质材料层和位于高K介质材料层上的金属栅极材料层，高K介质材料层覆盖层间介质层、伪栅沟槽侧壁和底部，所述金属栅极材料层填充满伪栅沟槽；
[0079]去除高出层间介质层上表面的高K介质材料层和金属栅极材料层，所述伪栅沟槽中剩余的高K介质材料层作为高K栅介质层，剩余的金属栅极材料层作为金属栅极。
[0080]这样，在核心区I和外围区II形成多个鳍式场效应晶体管，后续在基底上形成互连结构，互连结构将相应的鳍式场效应晶体管之间电连接。
[0081]本发明还提供另一种半导体器件的形成方法。
[0082]在本实施例中，浅沟槽隔离层和鳍部的形成方法与前述实施例不同。
[0083]参照图11，在基底300上形成绝缘层301、和位于绝缘层301上的顶部硅层302，绝缘层301将作为浅沟槽隔离层，基底300包括核心区I和外围区II。
[0084]参照图12，对全部厚度的顶部硅层302(参照图11)进行图形化形成多个鳍部303，具体可使用自对准双重图形化方法。在核心区I和外围区II均形成多个鳍部303。
[0085]除浅沟槽隔离层和鳍部形成方法不同外，其他未详细描述的步骤和技术方案与前述实施例相同，可作相应参考，在此不再详述。
[0086]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种半导体器件的形成方法，其特征在于，包括: 提供基底，所述基底包括核心区和外围区，在所述基底上形成有浅沟槽隔离层、和高于所述浅沟槽隔离层的多个鳍部； 在所述基底上形成帽层材料层，所述帽层材料层覆盖基底、鳍部表面； 去除所述外围区的帽层材料层部分，所述核心区剩余的帽层材料层作为帽层； 在形成所述帽层后，使用热氧化生长工艺，在所述外围区的鳍部表面形成第一刻蚀阻挡层。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，在热氧化生长 工艺中，在所述核心区的鳍部和鳍部表面的帽层之间形成第二刻蚀阻挡层。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括: 形成横跨所述鳍部的伪栅极； 形成层间介质层，所述层间介质层覆盖帽层和第一刻蚀阻挡层、伪栅极，层间介质层的上表面和伪栅极上表面持平； 刻蚀去除所述伪栅极形成伪栅沟槽，至露出所述帽层和第一刻蚀阻挡层； 去除所述核心区伪栅沟槽中的帽层、和外围区伪栅沟槽中的第一刻蚀阻挡层，之后，在伪栅沟槽中形成金属栅极。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述浅沟槽隔 离层和鳍部的形成方法包括: 对部分厚度的基底进行图形化形成多个鳍形件； 在所述基底上形成绝缘层，所述绝缘层覆盖基底和所有鳍形件，且基底上的绝缘层部分高于鳍形件； 回刻蚀去除部分厚度的绝缘层，所述鳍形件高于基底上剩余的绝缘层，所述剩余的绝缘部分作为浅沟槽隔离层，高于浅沟槽隔离层的鳍形件部分作为鳍部。
5.如权利要求4所述的半导体器件的形成方法，其特征在于，对部分厚度的基底进行图形化形成多个鳍形件的方法包括: 在所述基底上形成条形件，所述条形件定义相邻两鳍形件之间空隙的位置； 在所述条形件延伸方向的侧壁形成侧墙，所述侧墙定义鳍形件的位置； 以所述侧墙为掩模，刻蚀所述条形件和条形件下部分厚度基底，在所述侧墙下形成鳍形件； 去除所述侧墙。
6.如权利要求5所述的半导体器件的形成方法，其特征在于，所述条形件的材料为氧化硅，所述侧墙的材料为氮化硅。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述浅沟槽隔离层和鳍部的形成方法包括: 在所述基底上形成绝缘层、和位于绝缘层上的顶部硅层，所述绝缘层作为浅沟槽隔离层； 对全部厚度的所述顶部硅层进行图形化形成多个鳍部。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，去除所述外围区的帽层材料层部分的方法为湿法刻蚀。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，所述帽层材料为氧化硅或氮化硅。
10.如权利要求8所述的半导体器件的形成方法，其特征在于，所述帽层材料为氧化硅，所述湿法刻蚀过程使用的刻蚀剂为稀释氢氟酸溶液。
11.如权利要求8所述的半导体器件的形成方法，其特征在于，所述帽层材料为氮化硅，所述湿法刻蚀过程使用的刻蚀剂为稀释磷酸溶液。
12.如权利要求3所述的半导体器件的形成方法，其特征在于，在形成所述层间介质层之前，对所述伪栅极两侧鳍部部分进行离子注入，分别形成源极、漏极。
13.如权利要求3所述的半导体器件的形成方法，其特征在于，在所述伪栅沟槽中形成覆盖伪栅沟槽侧壁和底部的高K栅介质层，所述金属栅极覆盖高K栅介质层。
14.如权利要求13所述的半导体器件的形成方法，其特征在于，所述高K栅介质层和金属栅极的形成方法包括: 形成高K介质材料层和位于高K介质材料层上的金属栅极材料层，所述高K介质材料层覆盖所述层间介质层、伪栅沟槽侧壁和底部，所述金属栅极材料层填充满伪栅沟槽； 去除高出层间介质层上表面的高K介质材料层和金属栅极材料层，所述伪栅沟槽中剩余的高K介质材料层作为高K栅介质层，剩余的金属栅极材料层作为金属栅极。
【专利摘要】一种半导体器件的形成方法，包括：提供基底，基底包括核心区和外围区，在基底上形成有浅沟槽隔离层、和高于浅沟槽隔离层的多个鳍部；在基底上形成帽层材料层，帽层材料层覆盖基底、鳍部表面；去除外围区的帽层材料层部分，核心区剩余的帽层材料层作为帽层；在形成帽层后，使用热氧化生长工艺，在外围区的鳍部表面形成第一刻蚀阻挡层。在核心区，帽层对氧向鳍部表面的扩散形成阻挡，核心区的鳍部表面的硅损耗量很小或基本不会遭到损耗。与现有技术相比，核心区的鳍部线宽与预期线宽相差不多或基本相等，可保证核心电路的鳍部中载流子较高载流子迁移率，核心电路具有较高信号传输速率。
【IPC分类】H01L21-336
【公开号】CN104752218
【申请号】CN201310745796
【发明人】陈正领, 居建华
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年7月1日
【申请日】2013年12月30日