半导体器件的形成方法
【技术领域】
[0001]本发明涉及半导体技术领域，特别涉及一种半导体器件的形成方法。
【背景技术】
[0002]在半导体技术领域，通常晶圆上的集成电路包括核心电路和核心电路周围的I/O电路。鳍式场效应晶体管以其较小的尺寸、较大的驱动电流等优点，应用于集成电路制造工艺。
[0003]现有技术是使用后栅工艺形成鳍式场效应晶体管。鳍式场效应晶体管包括:位于基底上的鳍部；横跨鳍部的金属栅极；所述栅极两侧的鳍部部分具有重掺杂，分别作为源极、漏极。
[0004]参照图1，使用自对准双重图形化(Self-aligned Double patterning,简称SADP)方法，在基底I形成并列排布的多个鳍形件2。核心区I的鳍形件2和外围区II的鳍形件2是在同一步骤中形成的，其中核心区I用于形成核心电路，外围区II用于形成I/O电路。
[0005]参照图2，在基底I上形成浅沟槽隔离层3，浅沟槽隔离层3覆盖基底I并将鳍形件2相互隔开，浅沟槽隔离层3的厚度小于鳍形件2的高度，高于浅沟槽隔离层3的鳍形件部分作为鳍部4。
[0006]参照图3，使用热氧化生长工艺，使鳍部4表面的硅与反应腔内的氧结合，在鳍部4表面形成氧化硅层5，氧化硅层5作为刻蚀阻挡层。在后续使用后栅工艺形成横跨鳍部的金属栅极时，刻蚀阻挡层在刻蚀去除伪栅极过程中起到刻蚀阻挡作用，避免伪栅极下的鳍部遭到过刻蚀。在去除伪栅极后，刻蚀去除氧化硅层5，在刻蚀氧化硅层5的条件下，氧化硅层5对鳍部的硅具有较大刻蚀选择比，基本不会过刻蚀对应伪栅极的鳍部部分。
[0007]对核心区I的核心电路来说，若鳍式场效应晶体管的鳍部4在垂直于鳍部长度方向上的线宽较大时，载流子迁移率较大，那么核心电路中的信号传递速率也越大。但是，在热氧化生长过程中，鳍部4表面的硅遭到损耗。参照图2、图3，进行热氧化生长之后的鳍部4线宽W2小于未进行热氧化生长之前的鳍部4线宽W1，核心区I的鳍部4表面损耗使鳍部4线宽减小，这会降低核心电路的信号传递速率。
【发明内容】
[0008]本发明解决的问题是，现有技术核心电路的鳍式场效应晶体管的鳍部线宽较小，降低了核心电路的信号传输速率。
[0009]为解决上述问题，本发明提供一种半导体器件的形成方法，该半导体器件的形成方法包括:
[0010]提供基底，所述基底包括核心区和外围区，在所述基底上形成有浅沟槽隔离层、和高于所述浅沟槽隔离层的多个鳍部；
[0011]在所述基底上形成帽层材料层，所述帽层材料层覆盖基底、鳍部表面；
[0012]去除所述外围区的帽层材料层部分，所述核心区剩余的帽层材料层作为帽层；
[0013]在形成所述帽层后，使用热氧化生长工艺，在所述外围区的鳍部表面形成第一刻蚀阻挡层。
[0014]可选地，在热氧化生长工艺中，在所述核心区的鳍部和鳍部表面的帽层之间形成第二刻蚀阻挡层。
[0015]可选地，还包括:
[0016]形成横跨所述鳍部的伪栅极；
[0017]形成层间介质层，所述层间介质层覆盖帽层和第一刻蚀阻挡层、伪栅极，层间介质层的上表面和伪栅极上表面持平；
[0018]刻蚀去除所述伪栅极形成伪栅沟槽，至露出所述帽层和第一刻蚀阻挡层；
[0019]去除所述核心区伪栅沟槽中的帽层、和外围区伪栅沟槽中的第一刻蚀阻挡层，之后，在伪栅沟槽中形成金属栅极。
[0020]可选地，所述浅沟槽隔离层和鳍部的形成方法包括:
[0021]对部分厚度的基底进行图形化形成多个鳍形件；
[0022]在所述基底上形成绝缘层，所述绝缘层覆盖基底和所有鳍形件，且基底上的绝缘层部分高于鳍形件；
[0023]回刻蚀去除部分厚度的绝缘层，所述鳍形件高于基底上剩余的绝缘层，所述剩余的绝缘部分作为浅沟槽隔离层，高于浅沟槽隔离层的鳍形件部分作为鳍部。
[0024]可选地，对部分厚度的基底进行图形化形成多个鳍形件的方法包括:
[0025]在所述基底上形成条形件，所述条形件定义相邻两鳍形件之间空隙的位置；
[0026]在所述条形件延伸方向的侧壁形成侧墙，所述侧墙定义鳍形件的位置；
[0027]以所述侧墙为掩模，刻蚀所述条形件和条形件下部分厚度基底，在所述侧墙下形成鳍形件；
[0028]去除所述侧墙。
[0029]可选地，所述条形件的材料为氧化硅，所述侧墙的材料为氮化硅。
[0030]可选地，所述浅沟槽隔离层和鳍部的形成方法包括:
[0031]在所述基底上形成绝缘层、和位于绝缘层上的顶部硅层，所述绝缘层作为浅沟槽隔离层；
[0032]对全部厚度的所述顶部硅层进行图形化形成多个鳍部。
[0033]可选地，去除所述外围区的帽层材料层部分的方法为湿法刻蚀。
[0034]可选地，所述帽层材料为氧化硅或氮化硅。
[0035]可选地，所述帽层材料为氧化硅，所述湿法刻蚀过程使用的刻蚀剂为稀释氢氟酸溶液。
[0036]可选地，所述帽层材料为氮化硅，所述湿法刻蚀过程使用的刻蚀剂为稀释磷酸溶液。
[0037]可选地，在形成所述层间介质层之前，对所述伪栅极两侧鳍部部分进行离子注入，分别形成源极、漏极。
[0038]可选地，在所述伪栅沟槽中形成覆盖伪栅沟槽侧壁和底部的高K栅介质层，所述金属栅极覆盖高K栅介质层。
[0039]可选地，所述高K栅介质层和金属栅极的形成方法包括:
[0040]形成高K介质材料层和位于高K介质材料层上的金属栅极材料层，所述高K介质材料层覆盖所述层间介质层、伪栅沟槽侧壁和底部，所述金属栅极材料层填充满伪栅沟槽；
[0041]去除高出层间介质层上表面的高K介质材料层和金属栅极材料层，所述伪栅沟槽中剩余的高K介质材料层作为高K栅介质层，剩余的金属栅极材料层作为金属栅极。
[0042]与现有技术相比，本发明的技术方案具有以下优点:
[0043]在热氧化生长过程中，在外围区，氧直接与鳍部表面接触。而在核心区，帽层对氧向鳍部表面的扩散形成阻挡，外围区鳍部表面的氧含量明显多于核心区的鳍部表面的氧含量，使外围区的鳍部表面热氧化生长速率很大，核心区的鳍部表面的硅损耗量很小或基本不会遭到损耗。因此，经过热氧化生长后，核心区的鳍部线宽大于外围区的鳍部线宽。与现有技术相比，核心区的鳍部线宽与预期线宽相差不多或基本相等，可保证核心电路的鳍部中载流子较高载流子迁移率，核心电路具有较高信号传输速率。
【附图说明】
[0044]图1?图3是现有的鳍式场效应晶体管在形成过程中的剖面结构示意图；
[0045]图4?图10是本发明具体实施例的鳍式场效应晶体管在形成过程中的剖面结构示意图；
[0046]图11?图12是本发明另一实施例的鳍式场效应晶体管的鳍部和浅沟槽隔离层在形成过程中的剖面结构示意图。
【具体实施方式】
[0047]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0048]参照图4，提供基底100，基底100包括核心区I和外围区II，核心区I将用于形成核心电路，外围区II将用于形成I/O电路。
[0049]在具体实施例中，基底100可以为娃基底，也可以是错、错娃、神化嫁基底或绝缘体上硅基底。本领域的技术人员可以根据需要选择基底，因此基底的类型不应限制本发明的保护范围。本实施例中的基底100选择硅基底，因为在硅基底上实施本技术方案要比在上述其他基底上实施本技术方案的成本低。
[0050]参照图5，对部分厚度的基底进行图形化形成多个鳍形件101。
[0051]在具体实施例中，使用自对准双重图形化方法，对部分厚度基底进行图形化形成多个鳍形件101,具体地,包括:
[0052]在基底100上形成条形件(图中未示出)，所述条形件的材料为氧化硅，条形件用于定义相邻两鳍形件之间空隙的位置；
[0053]在条形件延伸方向的侧壁形成侧墙，侧墙的材料为氮化硅，该侧墙定义鳍形件的位置；
[0054]以侧墙为掩模，刻蚀条形件和条形件下部分厚度的基底，在侧墙下形成鳍形件101 ；
[0055]最后，去除侧墙。
[0056]参照图6，在基底100上形成绝缘层102，绝缘层覆盖基底100和所有鳍形件101，且基底100上的绝缘层部分高于鳍形件101。绝缘层102的材料为氧化硅，具体使用化学气相沉积形成。
[0057]参照图7，回刻蚀去除部分厚度的绝缘层，鳍形件101高于基底100上剩余的绝缘层，该剩余的绝缘部分作为浅沟槽隔离层103，高于浅沟槽隔离层103的鳍形件部分作为鳍部 104。
[0058]参照图8，在基底100上形成帽层材料层105，帽层材料层105覆盖基底100、鳍部104表面。在具体实施例中，帽层材料为氧化硅或氮化硅，可使用化学气相沉积工艺形成。
[0059]参照图9，在去除外围区II的帽层材料层部分，核心区I剩余的帽层材料层部分作为帽层106。
[0060]在具体实施例中，去除外围区II的帽层材料层部分的方法包括:
[0061]在帽层材料层105上形成图形化的掩模层，该图形化的掩模层材料可为光刻胶或其他掩模材料，在本实施例中，图形化的掩模层的材料为光刻胶，图形化的掩模层定义外围区II的位置；
[0062]以图形化的掩模层为掩模，湿法刻蚀去除外围区II的帽层材料层部分，根据帽层材料，当帽层材料为氧化硅时，湿法刻蚀过程中可使用稀释氢氟酸溶液，当帽层材料为氮化硅时，湿法刻蚀过程中可使用稀释磷酸溶液；
[0063]去除图形化的掩模层。