晶体管的形成方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种晶体管的形成方法。
【背景技术】
[0002]在集成电路以及半导体制造领域内，晶体管作为一种构成半导体器件或集成电路的基本元件而被广泛应用。随着集成电路的集成化，以及半导体器件的微型化，晶体管的性能对于集成电路的影响越发显著。
[0003]请参考图1，图1是一种现有技术晶体管的剖面结构示意图，包括:半导体衬底100 ;位于半导体衬底100表面的栅极结构101,所述栅极结构101包括:位于半导体衬底100表面的栅介质层110、位于所述栅介质层110表面的栅电极层111、位于所述栅电极层111两侧侧壁表面的第一侧墙112、以及位于第一侧墙112表面的第二侧墙113 ;位于所述栅极结构101两侧的半导体衬底100内的源区和漏区，所述源区和漏区包括:轻掺杂区120和重掺杂区121。
[0004]其中，所述轻掺杂区120以所述栅电极层111和第一侧墙112为掩膜，由第一次离子注入所形成；所述重掺杂区121以所述栅电极层111、第一侧墙112和第二侧墙113为掩膜，由第二次离子注入形成。在所述第一次离子注入和第二次离子注入之后，以热退火激活所述轻掺杂区120和重掺杂区121。
[0005]然而，现有的晶体管中，源区和漏区之间的驱动电流较低，所形成的晶体管性能有待提闻。
【发明内容】
[0006]本发明解决的问题是提供一种晶体管的形成方法，减小晶体管源区和漏区表面的接触电阻，提高源区和漏区之间的驱动电流，以减少漏电流，提高晶体管性能。
[0007]为解决上述问题，本发明提供一种晶体管的形成方法，包括:提供衬底，衬底表面具有栅极结构，所述栅极结构包括:位于衬底表面的栅介质层、位于栅介质层表面的栅电极层、以及位于栅介质层和栅电极层两侧的侧壁和衬底表面的第一侧墙；在所述栅极结构两侧的衬底内形成源区和漏区；在所述源区和漏区表面形成第一覆盖层；在形成所述第一覆盖层之后，去除所述第一侧墙；在去除所述第一侧墙之后，在所述第一覆盖层表面形成第二覆盖层。
[0008]可选的，所述源区和漏区的形成方法包括:在所述栅极结构两侧的衬底内形成开口 ；采用第一次选择性外延沉积工艺在所述开口内形成应力层；在所述应力层内掺杂P型离子或N型离子形成源区和漏区。
[0009]可选的，在所述应力层内掺杂P型离子或N型离子的工艺为原位掺杂工艺或离子注入工艺。
[0010]可选的，所述应力层的材料为SiC, SiGe, SiGeB, SiCP、SiGeSn, SiSn, SnGe 或SnGeB。
[0011]可选的，所述第一覆盖层的材料与应力层相同；在形成应力层之后，采用所述第一次选择性外延沉积工艺形成第一覆盖层。
[0012]可选的，所述第一覆盖层的材料为SiC、SiGe, SiGeB, SiCP, SiGeSn, SiSn, SnGe 或SnGeB。
[0013]可选的，所述第二覆盖层的形成工艺为第二次选择性外延沉积工艺，所述第二覆盖层的材料为S1、SiB、SiC或SiP。
[0014]可选的，在所述第二次选择性外延沉积工艺中，采用原位掺杂工艺在第二覆盖层内掺杂P型离子或N型离子。
[0015]可选的，所掺杂的P型离子或N型离子浓度为1E18原子/立方厘米?5E2原子/立方厘米。
[0016]可选的，所述第二覆盖层的厚度为10埃?500埃。
[0017]可选的，所述第一侧墙的材料为氧化硅、氮化硅或氮氧化硅；去除所述第一侧墙的工艺为干法刻蚀工艺或湿法刻蚀工艺。
[0018]可选的，所述栅极结构还包括:栅介质层和栅电极层两侧的侧壁表面、与所述第一侧墙之间还具有第二侧墙，所述第二侧墙的材料与第一侧墙不同；在去除所述第一侧墙之后，暴露出所述第二侧墙。
[0019]可选的，还包括:形成于所述栅电极层表面的掩膜层，所述掩膜层的材料与第一侧墙的材料不同。
[0020]与现有技术相比，本发明的技术方案具有以下优点:
[0021]本发明的晶体管形成方法中，在所述源区和漏区表面形成第一覆盖层之后，去除所述第一侧墙，并在去除所述第一侧墙之后，在所述第一覆盖层表面形成第二覆盖层。在去除第一侧墙之后形成第二覆盖层，所述第二覆盖层能够补偿在去除第一侧墙时，所述第一覆盖层损失的厚度，使得第二覆盖层和第一覆盖层的总厚度能够精确控制、且满足技术指标。由于第二覆盖层和第一覆盖层的总厚度均与、且能够精确控制，能够使所述第二覆盖层和第一覆盖层的电阻降低，即源区和漏区表面的接触电阻降低，有利于使源区和漏区之间的驱动电流提闻，以此减少漏电流，提闻晶体管的性能。
[0022]进一步，所述源区和漏区的形成方法包括:在所述栅极结构两侧的衬底内形成开口 ；采用第一次选择性外延沉积工艺在所述开口内形成应力层。在形成应力层之后，能够采用所述第一次选择性外延沉积工艺继续形成所述第一覆盖层。所述应力层能够提高源区和漏区之间的驱动电流，所述第一覆盖层能够在后续去除第一侧墙的过程中，保护所述应力层的表面免受损伤，从而保证了所述应力层的性能，避免了源区和漏区的损失。
【附图说明】
[0023]图1是一种现有技术晶体管的剖面结构示意图；
[0024]图2至图7是本发明实施例的晶体管的形成过程的剖面结构示意图。
【具体实施方式】
[0025]如【背景技术】所述，具有应力层的晶体管对源区和漏区之间的驱动电流提高有限，所形成的晶体管性能依旧有待提闻。
[0026]经过研究发现，请继续参考图1，形成所述轻掺杂区120的第一次离子注入工艺、以及形成重掺杂区121的第二次离子注入工艺会对栅极结构101两侧的衬底表面造成损伤，使得源区和漏区表面的接触电阻提高，在所述源区和漏区之间施加偏压之后，源区和漏区之间的驱动电流较低，容易使栅极结构101底部的沟道区产生漏电流，影响晶体管的性倉泛。
[0027]其次，形成所述第一侧墙112的工艺包括:在半导体衬底100、栅介质层110和栅电极层111表面形成第一侧墙膜；回刻蚀所述第一侧墙膜直至暴露出栅电极层111和半导体衬底100表面为止，形成第一侧墙112。相同的，形成所述第二侧墙113的工艺包括:在半导体衬底100、栅介质层110和栅电极层111表面形成第二侧墙膜；回刻蚀所述第二侧墙膜直至暴露出栅电极层111和半导体衬底100表面为止，形成第二侧墙113。其中，回刻蚀第一侧墙膜、以及回刻蚀第二侧墙膜的工艺也会对栅极结构101两侧的半导体衬底100表面造成损伤，造成晶体管的性能下降。
[0028]由于形成侧墙的工艺会对半导体衬底表面造成损伤，一种具有应力层的晶体管被提出。所述具有应力层的晶体管的形成过程包括:提供半导体衬底，所述半导体衬底表面具有栅极结构；在所述栅极结构两侧的半导体衬底内形成开口 ；采用选择性外延沉积工艺在所述开口内形成应力层，所述应力层13的材料为硅锗或碳化硅。在形成应力层之后，根据所形成晶体管导电类型的不同，在应力层内掺杂P型或N型离子，从而在栅极结构两侧的半导体衬底内形成源区和漏区。
[0029]其中，需要在栅极结构两侧的半导体衬底内形成应力层，因此需要刻蚀栅极结构两侧的半导体衬底以形成开口，能够将前序工艺中形成侧墙时对半导体衬底造成的所述去除。然而，由于在形成应力才之后，仍旧需要在所述应力层内注入P型离子或N型离子