，因此所述应力层表面仍会受到注入损伤。
[0030]而且，在形成所述开口时，会对栅极结构内的侧墙造成损伤或减薄，容易导致侧墙的尺寸均匀度和精确度下降，因此在形成应力层之后需要去除所述侧墙，并形成重新形成尺寸精确的侧墙以进行后续工艺。而去除侧墙的工艺也会对所述应力层造成损害，使应力层表面被减薄，且造成应力层表面粗糙，致使应力层表面的接触电阻降低。因此，具有应力层的晶体管对源区和漏区之间的驱动电流提高有限，依旧容易导致晶体管内产生漏电流，晶体管的性能不稳定。
[0031]为了解决上述问题，经过进一步研究，本发明提出一种晶体管的形成方法。其中，在所述源区和漏区表面形成第一覆盖层之后，去除所述第一侧墙，并在去除所述第一侧墙之后，在所述第一覆盖层表面形成第二覆盖层。在去除第一侧墙之后形成第二覆盖层，所述第二覆盖层能够补偿在去除第一侧墙时，所述第一覆盖层损失的厚度，使得第二覆盖层和第一覆盖层的总厚度能够精确控制、且满足技术指标。由于第二覆盖层和第一覆盖层的总厚度均与、且能够精确控制，能够使所述第二覆盖层和第一覆盖层的电阻降低，即源区和漏区表面的接触电阻降低，有利于使源区和漏区之间的驱动电流提高，以此减少漏电流，提高晶体管的性能。
[0032]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0033]图2至图7是本发明实施例的晶体管的形成过程的剖面结构示意图。
[0034]请参考图2，提供衬底200，衬底200表面具有栅极结构201，所述栅极结构201包括:位于衬底200表面的栅介质层210、位于栅介质层210表面的栅电极层211、以及位于栅介质层210和栅电极层211两侧的侧壁和衬底200表面的第一侧墙212。
[0035]所述衬底200为后续工艺提供工作平台。所述衬底200为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底或绝缘体上锗衬底。当所述栅极结构201用于形成PMOS晶体管，所述衬底200内具有N型阱区；当所述栅极结构201用于形成NMOS晶体管，所述衬底200内具有P型阱区。
[0036]本实施例中，所述衬底200表面形成有若干相邻的栅极结构201 (图2中示出了 2个相邻的栅极结构201)，而形成有栅极结构201的区域与其他区域之间通过浅沟槽隔离结构(未示出)进行隔离。
[0037]本实施例中，后续需要在栅极结构201两侧的衬底200内形成应力层，且所述衬底200为硅衬底，则当所形成的晶体管为PMOS晶体管时，后续形成的应力层材料为硅锗，当所形成的晶体管为NMOS晶体管时，后续形成的应力层材料为碳化硅。在其他实施例中，所述衬底200的材料还能够为硅锗，则当所形成的晶体管为PMOS晶体管时，后续形成的应力层材料为锗，当所形成的晶体管为NMOS晶体管时，后续形成的应力层材料为硅。后续形成的应力层与所述衬底200之间需要存在晶格失配，以此实现向栅电极层211底部的衬底200内提供应力的目的。
[0038]在一实施例中，所形成的应力层的侧壁向栅电极层211底部的衬底内延伸，应力层的侧壁相对于衬底200表面呈“ Σ ”形，使所述应力层能够向栅电极层211底部的衬底200提供更大的应力层。为了形成所述“Σ”形的应力层，所述衬底200表面的晶向为〈100〉或〈110〉，以便后续能够通过各向异性的湿法刻蚀工艺形成“ Σ ”形侧壁的开口，而所述开口用于形成应力层。
[0039]本实施例中，所述栅极结构201还包括形成于所述栅电极层211表面的掩膜层214，且所述掩膜层214的材料与第一侧墙212的材料不同。所述栅介质层210的材料为氧化硅，所述栅电极层211的材料为多晶硅，所述掩膜层214的材料为氧化硅、氮化硅、氮氧化硅、无定形碳中的一种或多种组合。其中，所述掩膜层214不仅能够作为形成栅电极层211和栅介质层210的掩膜，还能够在后续工艺中保护栅电极层211的顶部表面。所述栅电极层211和栅介质层210的形成工艺包括:在衬底200表面沉积栅介质膜；在所述栅介质膜表面沉积栅电极膜；在所述栅电极膜表面形成掩膜层214，所述掩膜层214定义了栅电极层211和栅介质层210的结构和位置；以所述掩膜层214为掩膜刻蚀所述栅电极膜和栅介质膜，直至暴露出衬底200表面为止，形成栅介质层210和栅电极层211。
[0040]在一实施例中，所述栅介质层210和栅电极层211能够直接构成晶体管。在另一实施例中，所形成的晶体管为高K金属栅(HKMG，High K Metal Gate)，则在后续形成源区和漏区之后，需要采用后栅工艺(Gate Last)工艺去除所述栅电极层211和栅介质层210，并以高K栅介质层替代栅介质层210，以金属栅替代栅电极层211。
[0041]所述第一侧墙212定义了后续形成的应力层的位置、以及源区和漏区的位置，所述应力层、源区和漏区以所述掩膜层214和第一侧墙为掩膜形成。所述第一侧墙212的材料为氧化硅、氮化硅或氮氧化硅；所述第一侧墙的212的形成工艺为:在栅电极层211、栅介质层210和掩膜层214表面沉积第一侧墙膜；采用回刻蚀工艺刻蚀所述第一侧墙膜，直至暴露出掩膜层214表面为止。
[0042]在本实施例中，所述栅极结构201还包括:位于栅介质层210和栅电极层211两侧侧壁与第一侧墙212之间的第二侧墙213 ;所述第二侧墙213的材料为氧化硅、氮化硅或氮氧化硅，且所述第二侧墙213的材料与第一侧墙212不同，使第一侧墙212与第二侧墙213之间具有刻蚀选择性，后续在去除所述第一侧墙212之后，能够保留所述第二侧墙213，所述第二侧墙213能够在后续去除第一侧墙212之后，保护栅电极层211和栅介质层210的侧壁表面。
[0043]此外，在后续形成源区和漏区之前，还能够在所述栅电极层211和第一侧墙212两侧的衬底200内形成轻掺杂区，而所述第二侧墙213能够定义所述轻掺杂区201的位置；具体的，在形成所述第二侧墙213之后，采用离子注入工艺在栅电极层和第二侧墙213两侧的衬底200内形成轻掺杂区；在形成所述轻掺杂区之后，在第二侧墙213表面形成第一侧墙212。
[0044]所述轻掺杂区用于抑制源区或漏区内的掺杂离子向栅电极层211底部的衬底200内扩散，以此抑制短沟道效应。所述轻掺杂区内的掺杂离子类型与后续形成的源区或漏区相同；而且，所述轻掺杂区内的掺杂离子浓度低于后续形成的源区或漏区，所述轻掺杂区的深度小于后续形成的应力层的厚度和第一掺杂区的深度。
[0045]请参考图3，在所述栅极结构201两侧的衬底200内形成开口 202。
[0046]所述开口 202用于形成应力层，所述应力层能够向晶体管的沟道区提高应力，提高源区和漏区之间的电流，减少漏电流。虽然在形成栅电极层211、栅介质层210、第一侧墙212或第二侧墙213时，刻蚀工艺会对衬底200表面造成损伤，甚至使衬底200表面凹陷，而所形成的开口 202能够去除栅极结构201两侧的受到损伤的部分衬底200，能够消除衬底200表面的损伤对所形成的源区和漏区性能的影响。
[0047]在本实施例中，所述开口 202的侧壁相对于衬底200表面垂直，形成所述开口 202的工艺为各向异性的干法刻蚀工艺；所述各向异性的干法刻蚀工艺的参数包括:刻蚀气体包括氯气、溴化氢或氯气和溴化氢的混合气体，溴化氢的流量为200标准毫升每分钟?800标准晕升每分钟，氯气的流量为20标准晕升每分钟?100标准