栅和NMOS金属栅的源漏极。
[0088] 所述第一介质层410和第二介质层和420可选为氧化硅层，形成工艺为CVD，刻蚀 所述第一介质层410和第二介质层和420的工艺为干法刻蚀法，具体地可采用含有CHF 3的 气体作为干法刻蚀剂，刻蚀所述第一介质层410和第二介质层和420,直至露出所述第一保 护层137和第二保护层237 ;之后，采用含有CF4和O2的混合气体，或是含有Cl2的气体作为 干法刻蚀剂，继续刻蚀所述第一保护层137和第二保护层237,直至露出所述第一应力层和 第二应力层。
[0089] 刻蚀所述第一介质层410和第二介质层420,以形成所述通孔430的工艺为本领域 的成熟工艺，在此不再赘述。
[0090] 本实施例中，所述第一保护层137和第二保护层237的厚度为20~50 A，上述厚 度在本实施例提供的半导体器件的形成方法中，既可在诸如去除所述第一硬掩模层和第二 硬掩模层时保护所述第一应力层和第二应力层，而且还可降低刻蚀所述第一保护层137和 第二保护层237的难度。即，若所述第一保护层137和第二保护层237厚度过薄(小于20 A )，则在如去除所述第一硬掩模层和第二硬掩模层及后续工艺过程中，所述第一保护层137 和第二保护层237被腐蚀殆尽，从而致使第一应力层和第二应力层受损伤；所厚度若过厚 (大于50 A)，则增加刻蚀所述第一保护层137和第二保护层237的难度，不仅提高工艺成 本，而且可能会造成过刻蚀等缺陷，从而造成第一应力层和第二应力层损伤。
[0091] 参考图9所示，沿着所述通孔430向所述第一应力层和第二应力层内沉积金属原 子，并在所述第一应力层和第二应力层表面形成导电层。
[0092] 本实施例中，向所述第一应力层和第二应力层内沉积金属原子，并形成导电层的 工艺包括：
[0093] 采用Ni和PT的合金金属靶材进行PVD(物理气相沉积)工艺，从而在所述通孔430 内的第一应力层和第二应力层表面沉积含有Ni和Pt的金属层；之后进行退火工艺使得所 述金属层中的Ni原子与第一应力层和第二应力层反应从而在所述第一应力层和第二应力 层表面形成以金属娃化物为材料的导电层500。
[0094] 本实施例中，在所述第一应力层和第二应力层上沉积的Ni和Pt的原子中，Pt原 子的原子百分比为5~10%。上述比例的原子含量可提高后续退火工艺后形成的金属硅化 物的稳定性。
[0095] 本实施例中，所述退火工艺包括第一退火工艺和第二退火工艺。所述第一退火工 艺为：在220~300°C条件下，持续退火40~60s ;所述第二退火工艺为激光退火工艺，温度 为 800 ~900 °C。
[0096] 可选地，在所述两步退火工艺间，进行清洗工艺，所述清洗工艺包括第一清洗步骤 和第二清洗步骤。其中，所述第一清洗步骤采用稀硫酸为清洗剂，第二清洗步骤采用SCl溶 液(氨水和双氧水的混合溶液）为清洗剂。
[0097] 所述清洗步骤可有效去除在第一次退火工艺后，在所述第一应力层和第二应力层 表面没有反应的金属层残留。
[0098] 之后，结合参考图10所示，在完成所述离子注入工艺后，在所述通孔430内填充满 金属材料，如鹤，从而形成与所述PMOS金属栅和NMOS金属栅的源漏极电连接的金属插塞 600。
[0099] 本发明提供的半导体器件的形成方法中，直接在所述第一应力层和第二应力层 (也可以理解为PMOS和NMOS金属栅极的源漏区内）表面导电层500,并使得所述第一应力 层和第二应力层直接与所述金属插塞电连接，免除了在形成所述保护层时，采用原位掺杂 工艺在所述保护层内掺杂离子，或是在形成保护层后，向覆盖在所述第一应力层和第二应 力层上的保护层中注入离子的繁琐步骤，从而降低嵌入式应力晶体管制备难度。
[0100] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所 限定的范围为准。
【主权项】
1. 一种半导体器件的形成方法，其特征在于：包括： 提供半导体衬底，所述半导体衬底上形成有栅极结构； 在所述半导体衬底内，位于所述栅极结构周边形成凹槽； 向所述凹槽内填充满应力层材料，形成应力层，所述应力层用于形成源漏极； 在所述应力层上形成保护层； 在所述半导体衬底上形成介质层，所述栅介质层覆盖所述栅极结构； 刻蚀所述介质层，在所述介质层内开设通孔； 沿着所述通孔刻蚀所述保护层，露出所述应力层； 沿着所述通孔，向所述应力层内沉积金属原子，在所述应力层表面形成导电层； 在所述通孔内填充满金属材料，形成金属插塞。
2. 如权利要求1所述的半导体器件的形成方法，其特征在于，所述保护层的材料为硅。
3. 如权利要求1所述的半导体器件的形成方法，其特征在于，刻蚀所述保护层的工艺 为干法刻蚀工艺，所述干法刻蚀工艺的刻蚀剂包括：含有HBr、O 2和Cl2的混合气体。
4. 如权利要求1所述的半导体器件的形成方法，其特征在于，所述保护层的厚度为 20 ~50A。
5. 如权利要求2所述的半导体器件的形成方法，其特征在于，所述保护层的形成工艺 为外延工艺。
6. 如权利要求5所述的半导体器件的形成方法，其特征在于，所述外延工艺的控制温 度为700~800°C。
7. 如权利要求1所述的半导体器件的形成方法，其特征在于，所述栅极结构为PMOS栅 极，所述应力层的材料为硅锗材料。
8. 如权利要求1所述的半导体器件的形成方法，其特征在于，所述栅极结构为NMOS栅 极，所述应力层的材料为碳化硅。
9. 如权利要求1所述的半导体器件的形成方法，其特征在于，向所述应力层内沉积金 属原子，在所述应力层表面形成导电层的方法包括： 先采用PVD工艺在各个通孔内的应力层表面形成金属层； 之后进行退火工艺，在所述应力层表面形成导电层。
10. 如权利要求9所述的半导体器件的形成方法，其特征在于，在所述应力层表面沉积 的金属原子包括Pt和Ni。
11. 如权利要求10所述的半导体器件的形成方法，其特征在于，在所述应力层表面沉 积的金属原子中，Pt原子的原子百分比为5~10%。
12. 如权利要求9所述的半导体器件的形成方法，其特征在于，所述退火工艺包括第一 退火工艺和第二退火工艺，在所述第一退火工艺和第二退火工艺间进行清洗工艺。
13. 如权利要求12所述的半导体器件的形成方法，其特征在于，所述两步退火工艺包 括第一退火工艺和第二退火工艺； 所述第一退火工艺的温度为220~300°C，持续时间为40~60s ; 所述第二退火工艺为激光退火工艺，温度为800~900°C。
14. 如权利要求12所述的半导体器件的形成方法，其特征在于，所述清洗工艺包括第 一清洗步骤和第二清洗步骤； 所述第一清洗步骤采用稀释硫酸作为清洗剂； 所述第二清洗步骤采用氨水和双氧水的混合溶液作为清洗剂。
15. 如权利要求1所述的半导体器件的形成方法，其特征在于， 形成所述应力层的方法为外延工艺； 所述半导体器件的形成方法还包括： 在向所述凹槽内填充满应力层材料同时，采用原位掺杂工艺在所述应力层中掺杂离 子，以形成所述栅极结构的源漏极。
16. 如权利要求1所述的半导体器件的形成方法，其特征在于，所述介质层包括第一介 质层和第二介质层； 所述栅极结构为伪栅结构； 在形成所述应力层后，在所述半导体衬底上形成第一介质层； 刻蚀所述伪栅结构，在所述第一介质层内形成栅极凹槽； 在所述栅极凹槽内填充满栅极金属，形成金属栅极； 在所述半导体衬底上形成第二介质层，所述第二介质层覆盖所述金属栅极；之后刻蚀 所述第二介质层和第一介质层，在所述第一介质层和第二介质层内形成所述通孔。
【专利摘要】一种半导体器件的形成方法。在半导体衬底的栅极结构周边形成应力层，所述应力层上形成保护层；在半导体衬底上形成覆盖栅极结构的介质层后，刻蚀介质层形成贯穿保护硅层的通孔，之后，沿着通孔向应力层内沉积金属原子，在所述应力层表面形成金属硅化物导电层；向通孔内填充满金属材料，形成金属插塞。上述技术方案中，直接在应力层表面形成金属硅化物导电层，并使得应力层直接与金属插塞电连接，免除了向覆盖在应力层上的保护层中注入离子的步骤，从而降低了降低嵌入式应力晶体管制备难度。
【IPC分类】H01L21-8232
【公开号】CN104752348
【申请号】CN201310754214
【发明人】毛刚
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年7月1日
【申请日】2013年12月31日