此通过刻蚀通孔208底部的牺牲层202，能够在第一掩膜层203和第一电极层201之间形成空腔。所述通孔208的数量为I个或若干个，所述通孔208平行于衬底200表面方向的图形能够为圆形、矩形、条形或任意根据工艺需求而定的图形。所述通孔208的形成工艺包括:在第一掩膜层203表面形成图形化的光刻胶层，所述光刻胶层暴露出通孔208的对应位置；以所述光刻胶层为掩膜，刻蚀所述第一掩膜层203和第二掩膜层204，直至暴露出牺牲层202为止，形成通孔208 ;在所述刻蚀工艺之后，去除所述光刻胶层。其中，刻蚀所述第一牺牲层203和第二掩膜层204的工艺能够与第一次刻蚀工艺的参数相同。
[0087]请参考图9，自所述通孔208底部采用各向同异性的刻蚀工艺去除第一电极层201和第一掩膜层203之间的部分牺牲层202，使所述第一掩膜层203和第一电极层201之间形成空腔209,且所述第一掩膜层203悬空于所述第一电极层201表面上方。
[0088]在去除牺牲层202之后，所形成的空腔209能够与外部连通，使绝缘层212能够接触到外部环境，由于所述绝缘层212的材料为湿敏介质材料，使所述绝缘层212的介电系数能够随着湿度的变化而改变，继而能够获取两个导电插塞207分别连接的两个分立子电极层之间的电容变化量，以获取环境中的湿度信息。
[0089]刻蚀所述牺牲层202的工艺为各向同性的刻蚀工艺，由于各向同性的干法刻蚀工艺在各方向上的刻蚀速率相同，因此能够自暴露出的牺牲层202表面向第一电极层201的方向刻蚀，同时能够以平行于衬底200表面的方向刻蚀位于第一掩膜层203底部的牺牲层202，从而在第一电极层201和第一掩膜层203之间形成空腔209。
[0090]本实施例中，由于所述第一掩膜层203的材料为导电材料，因此在去除所述牺牲层202并形成空腔209之后，所述第一掩膜层203能够作为所形成的压力传感器的第二电极层。
[0091]在本实施例中，所述牺牲层202为无定形碳，刻蚀所述牺牲层202的工艺为各向同性的干法刻蚀工艺，所述各向同性的干法刻蚀工艺参数包括:刻蚀气体包括O2和Ar，偏置功率小于100瓦，偏置电压小于100伏，温度大于100摄氏度。其中，由于本实施例中的，所述氧气能够与无定形碳反应生成一氧化碳气体或二氧化碳气体被排出。
[0092]在刻蚀牺牲层202时，所述第二掩膜层204能够保护第一掩膜层203相对于第一电极层201的表面，并且在所形成的半导体器件工作时，防止第一掩膜层203的表面受到侵蚀损害。
[0093]由于所述各向同性的干法刻蚀工艺进行至暴露出第一电极层201、并在第一掩膜层203和第一电极层201之间形成贯通的空腔209为止，因此在所述各向同性的干法刻蚀工艺之后，所述空腔209周围仍保留有部分未被刻蚀的牺牲层202，所述未被刻蚀的牺牲层202能够支撑所述第一掩膜层203悬空于第一电极层201表面。
[0094]本实施例的形成方法中，在牺牲层表面形成的第一掩膜层材料为导电材料，所述第一掩膜层作为刻蚀牺牲层的掩膜。由于刻蚀所述导电材料不会产生聚合物等不以去除、且易于附着的刻蚀副产物，因此能够保证在以第一掩膜层刻蚀后，通过清洗工艺，使形成于牺牲层内的开口侧壁和底部表面洁净，有利于保证形成于开口内的导电插塞电性能稳定良好。而且，由于所述第一掩膜层的材料为导电材料，所述第一掩膜层能够作为所形成的半导体器件的一部分，而无需在形成开口或导电插塞之后被去除。具体的，所述第一掩膜层能够作为第二电极层，当后续去除牺牲层之后，所述第一掩膜层能够悬空于第一电极层表面，使第一掩膜层与第一电极层能够构成压力传感器。从而简化了半导体器件的形成工艺，减少了对导电插塞的损伤。因此，所形成的半导体器件性能稳定良好。
[0095]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种半导体器件的形成方法，其特征在于，包括: 提供衬底，所述衬底表面具有第一电极层，所述第一电极层表面具有牺牲层； 在所述牺牲层表面形成第一掩膜层，所述第一掩膜层的材料为导电材料； 在第一掩膜层表面形成图形化层，所述图形化层暴露出部分与第一电极层位置对应的第一掩膜层表面； 以图形化层为掩膜，刻蚀所述第一掩膜层和牺牲层，直至暴露出第一电极层表面为止，在所述第一掩膜层和牺牲层内形成开口 ； 进行清洗工艺，去除附着于第一掩膜层表面、以及开口的侧壁和底部表面的刻蚀副产物； 在进行清洗工艺之后，在所述开口内形成导电插塞。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一掩膜层的材料为钛、氮化钛、氮化钽或铝。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一掩膜层的厚度为200埃?300埃。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一电极层包括若干分立的子电极层。
5.如权利要求4所述的半导体器件的形成方法，其特征在于，在第一掩膜层和牺牲层内形成的开口数量至少为2个，且所述开口至少暴露出两个分立的子电极层表面。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括:在形成第一掩膜层之前，在牺牲层表面形成第二掩膜层，所述第一掩膜层形成于所述第二掩膜层表面。
7.如权利要求6所述的半导体器件的形成方法，其特征在于，所述第二掩膜层的材料为氮化娃，所述第二掩膜层的厚度为150埃?250埃。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，所述形成开口的工艺包括:以图形化层为掩膜，采用第一次刻蚀工艺刻蚀所述第一掩膜层直至暴露出牺牲层表面为止；在第一次刻蚀工艺之后，以第一掩膜层为掩膜，采用第二次刻蚀工艺刻蚀所述牺牲层直至暴露出第一电极层表面为止。
9.如权利要求8所述的半导体器件的形成方法，其特征在于，所述第一次刻蚀工艺的参数包括:气压为5毫托?15毫托，功率为400瓦?600瓦，气体包括Cl2、O2和HBr，其中Cl2的流量为100标准晕升/分钟?150标准晕升/分钟，O2的流量为I标准晕升/分钟?5标准晕升/分钟，HBr的流量为100标准晕升/分钟?150标准晕升/分钟。
10.如权利要求8所述的半导体器件的形成方法，其特征在于，所述第二次刻蚀工艺的参数包括:气压为80毫托?120毫托，功率为200瓦?400瓦，气体包括Ar和O2，其中Ar的流量为30标准晕升/分钟?80标准晕升/分钟，O2的流量为200标准晕升/分钟?300标准晕升/分钟。
11.如权利要求1所述的半导体器件的形成方法，其特征在于，所述清洗工艺包括:对所述第一掩膜层表面、以及开口的侧壁和底部表面进行干法清洗工艺；在所述干法清洗工艺之后，对所述第一掩膜层表面、以及开口的侧壁和底部表面进行湿法清洗工艺。
12.如权利要求11所述的半导体器件的形成方法，其特征在于，所述干法清洗工艺的参数包括:气压为90毫托?100毫托，功率为200瓦?400瓦，气体包括Ar和O2，其中Ar的流量为250标准晕升/分钟?350标准晕升/分钟，O2的流量为10标准晕升/分钟?30标准晕升/分钟。
13.如权利要求11所述的半导体器件的形成方法，其特征在于，所述湿法清洗工艺的参数包括:清洗液为ST-44，所述ST-44包括二甘醇胺和丁内酯，清洗温度为50°C?100°C，清洗时间为50分钟?80分钟。
14.如权利要求1所述的半导体器件的形成方法，其特征在于，所述导电插塞的材料为铜、钨或铝；所述导电插塞的形成工艺包括:在第一掩膜层表面、以及开口的侧壁和底部表面形成导电膜，所述导电膜填充满所述开口 ；采用化学机械抛光工艺平坦化所述导电膜，直至暴露出第一掩膜层表面为止，开口内的导电膜形成导电插塞。
15.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括:在形成导电插塞之后，刻蚀部分第一掩膜层直至暴露出牺牲层表面为止，在第一掩膜层内形成通孔；自所述通孔底部采用各向同异性的刻蚀工艺去除第一电极层和第一掩膜层之间的部分牺牲层，使所述第一掩膜层和第一电极层之间形成空腔，且所述第一掩膜层悬空于所述第一电极层表面，所述第一掩膜层作为第二电极层。
16.如权利要求1所述的半导体器件的形成方法，其特征在于，所述衬底包括:半导体基底、位于半导体基底表面或半导体基底内的半导体器件、电连接所述半导体器件的电互连结构、以及电隔离所述电互连结构和半导体器件的绝缘层。
17.如权利要求16所述的半导体器件的形成方法，其特征在于，所述第一电极层通过所述电互连结构与所述半导体器件电连接。
18.如权利要求16所述的半导体器件的形成方法，其特征在于，所述绝缘层的材料包括湿度敏感介质材料。
【专利摘要】一种半导体器件的形成方法，包括：提供衬底，所述衬底表面具有第一电极层，所述第一电极层表面具有牺牲层；在所述牺牲层表面形成第一掩膜层，所述第一掩膜层的材料为导电材料；在第一掩膜层表面形成图形化层，所述图形化层暴露出部分与第一电极层位置对应的第一掩膜层表面；以图形化层为掩膜，刻蚀所述第一掩膜层和牺牲层，直至暴露出第一电极层表面为止，在所述第一掩膜层和牺牲层内形成开口；进行清洗工艺，去除附着于第一掩膜层表面、以及开口的侧壁和底部表面的刻蚀副产物；在进行清洗工艺之后，在所述开口内形成导电插塞。所形成的半导体器件性能得到改善。
【IPC分类】H01L21-033, H01L21-02
【公开号】CN104795311
【申请号】CN201410027719
【发明人】伏广才, 杨天伦, 张校平
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年7月22日
【申请日】2014年1月21日
【公告号】US20150203351