氢)残留在氧化膜和碳化硅衬底之间的界面处，由此导致陷阱。在基本由Si (硅)制成的半导体衬底上方形成的MOSFET中没有观察到CV滞后，并且很少产生易于发生在碳化硅半导体衬底上方形成的MOSFET中的问题。
[0077]当发生CV滞后时，MOSFET的固有特性变得不稳定，由此降低半导体器件的可靠性。因为用于捕获电子的陷阱产生在栅绝缘膜中，泄漏电流易于通过栅绝缘膜在栅电极和半导体衬底之间流动，由此击穿易于发生在栅绝缘膜中。
[0078]当对作为形成在碳化硅衬底上方的绝缘膜并且此后变成栅绝缘膜的氧化膜执行氮化退火，并且随后通过在没有执行在惰性气体气氛中的热处理的情况下加工氧化膜来形成栅绝缘膜以形成MOSFET时，会发生半导体器件的可靠性由于栅绝缘膜中发生CV滞后以及陷阱而降低的问题。
[0079]为了解决这个问题，本发明的发明人发现在氮化退火之后在采用诸如N2(氮)气的惰性气体执行热处理，能够同时降低界面态密度并且改善CV滞后的特性。包括本实施例的半导体器件的MOSFET的CV特性在图7和图8中示出。与图21和图22分别相同，图7和图8是示出MOSFET的电容和栅电压之间关系的曲线图。
[0080]图7示出当包括栅绝缘膜的氧化膜通过热氧化方法形成，经受氮化退火，在惰性气体气氛中加热并且随后被加工形成栅绝缘膜时的MOSFET的CV特性。图8示出当包括栅绝缘膜的氧化膜通过诸如ALD的沉积方法形成，经受氮化退火，在惰性气体气氛中加热并且随后被加工形成栅绝缘膜时的MOSFET的CV特性。在图7和图8的曲线图中，以正向施加电压的情况由实线示出，并且以反向施加电压的情况由虚线示出。
[0081]如图7和图8中所示，在本实施例的MOSFET中，当以正向施加电压时的曲线图以及当以反向施加电压时的曲线图几乎彼此重叠，并且几乎不发生滞后。对于图21和图22中所示的比较实例的CV特性，应当理解会发生很大滞后，因为当以正向施加电压时的曲线图以及当以反向施加电压时的曲线图所围绕的范围大，因此正向特性和反向特性之间存在巨大差异。与此相反，图7和图8中抑制了滞后的发生。
[0082]图9是用于比较比较实例的半导体器件中的滞后量以及本实施例的半导体器件中的滞后量的曲线图。图9中的纵轴示出了作为栅电压的平带电压中的正向电压和反向电压之间的差的AVfb。该附图示出了当比较实例的半导体器件中的平带电压的差AVfb是I时，本实施例的半导体器件中的平带电压的差AVfb的相对值。图9中的纵轴，即由平带电压的差AVfb表示的“Vfb反向-Vfb正向”与CV滞后的大小成比例。
[0083]图9从左侧示出柱状图1A至1F。柱状图1A至IC示出当栅绝缘膜通过热氧化方法形成时的测量结果，并且柱状图1D至IF示出当栅绝缘膜通过诸如ALD的沉积方法形成时的测量结果。柱状图1A和ID示出其中比较实例的半导体器件中氧化膜用作栅绝缘膜，即当包括栅绝缘膜的氧化膜经受氮化退火但此后没有在惰性气体气氛中加热时的MOSFET中的平带电压的差。
[0084]柱状图1B，1C，1E以及IF示出其中本实施例的半导体器件中氧化膜用作栅绝缘膜，即包括栅绝缘膜的氧化膜经受氮化退火并且随后在惰性气体气氛中加热时的MOSFET中的平带电压的差。柱状图1B和IE示出当在850°C下在惰性气体气氛中执行热处理(第二热处理)时的测量结果，并且柱状图1C和IF示出当在1，000°C下在惰性气体气氛中执行热处理(第二热处理)时的测量结果。
[0085]如图9中所示，应当理解，当比较实例的MOSFET中的正向的栅电压和反向的栅电压之间的差为I时，在本实施例的MOSFET中，上述差值变成小于0.15，由此大幅降低柱状图1B, 1C, IE和IF中的CV滞后量。特别在柱状图1B和IE与柱状图1C和IF比较时，当在1，000°C下执行在惰性气体气氛中的热处理时比当在850°C下执行时，改善CV滞后的效果更大。
[0086]因此，在惰性气体气氛中的第二热处理的温度变低时，改善CV滞后的效果变小，并且在上述温度变高时，效果变大。根据通过本发明的发明人获得的实验结果，发现当第二热处理的温度低于850°C时，改善CV滞后的效果变小，并且CV滞后的发生变成一个问题。当温度为1，000°C或更高时，CV滞后量能够被大大降低。因此，为了避免CV滞后的发生，第二热处理的温度优选为850°C或更高，更优选1，000°C或更高。
[0087]在本实施例的制造半导体器件的方法中能够抑制滞后发生的原因被认为是在包括栅绝缘膜的绝缘膜的氮化退火之后，通过采用诸如N2(氮)气的惰性气体执行热处理，由此在不氮化绝缘膜的情况下，从绝缘膜内部以及绝缘膜和碳化硅衬底之间的界面附近消除了氢。图10和图11分别示出通过SIMS(二次离子质谱法)测量的栅绝缘膜和碳化硅衬底之间的界面的附近的氮和氢的浓度。
[0088]图10是示出作为纵轴的N(氮)浓度以及作为横轴的从包括栅绝缘膜的氧化膜的顶表面的向下方向的深度的曲线图。图11是示出作为纵轴的H(氢)浓度以及作为横轴的从包括栅绝缘膜的氧化膜的顶表面的向下方向的深度的曲线图。即，图10是示出氮浓度和距离栅绝缘膜的顶表面的深度之间关系的曲线图，并且图11是示出氢浓度和距离栅绝缘膜的顶表面的深度之间关系的曲线图。因为包括栅绝缘膜的氧化膜的厚度约为35nm，因此在图10和图11中，栅绝缘膜和碳化硅衬底之间的界面存在于作为纵轴的深度约为35nm的位置处。因此，比约35nm的深度浅的区域是氧化膜的内部，并且比约35nm的深度深的区域是碳化硅衬底的内部。
[0089]在图10和图11中，当在将变成栅绝缘膜的热氧化膜经受氮化退火之后没有执行在惰性气体气氛中的第二热处理时的曲线图，即比较实例的曲线图，由互连的黑色菱形块示出。在图10和图11中，当在将变成栅绝缘膜的热氧化膜经受氮化退火之后执行了在惰性气体气氛中的第二热处理时的曲线图，即本实施例的曲线图，由互连的白色圆形块示出。
[0090]如图10中所示，氮局部存在于比较实例以及本实施例的栅绝缘膜和碳化硅衬底之间的界面附近。因此，终止了界面附近的悬挂键，由此降低界面附近的界面态密度。比较实例以及本实施例中的氮分布图几乎相同。即，即使在例如通过采用N2(氮)执行第二热处理时，也不会氮化氧化膜。
[0091]与此相反，如图11中所示，在比较实例的半导体器件中，栅绝缘膜和碳化硅衬底之间的界面附近的氢浓度高于本实施例的半导体器件。即，在约32nm深度的区域中即在上述界面附近，当没有执行第二热处理时的氢浓度高于当执行第二热处理时的氢浓度。因为氢易于扩散并且在上述界面处展现不稳定的特性，因此当以正向或反向施加电压时，氢键合或吸附至界面附近的氧化膜和衬底或从界面附近的氧化膜和衬底脱附。因此，认为由于氢的这种特性而发生CV滞后。
[0092]因此，在除了第一热处理之外还执行第二热处理的本实施例的制造半导体器件的方法中，能够改善CV滞后的原因被认为是通过执行第二热处理来抑制栅绝缘膜和碳化硅衬底之间的界面附近的氮化的同时，脱附和去除氢。
[0093]在本实施例的制造半导体器件的方法中，能够通过在伴随有氮化的气体气氛中对在碳化硅衬底上方形成的氧化膜执行第一热处理之后(图1中的步骤S7)在惰性气体气氛中执行第二热处理(图1中的步骤S9)，形成氧化膜用作栅绝缘膜的MOSFET，来避免MOSFET中的CV滞后的发生。通过抑制栅绝缘膜中的陷阱，能够避免MOSFET的固有性质变得不稳定，并且避免泄漏电流和击穿的发生，由此能改善半导体器件的可靠性。
[0094]不执行伴随有氮化的热处理，直至在第二热处理之后形成图4中所示的栅电极GE。这是因为改善CV滞后的效果很少能在氮化氧化硅膜IFl (参见图3)时获得。S卩，虽然可以想到，能够在从在碳化硅衬底CS上方形成将要变成栅绝缘膜GF的氧化硅膜IFl的步骤(图1中的步骤S6)至形成栅电极GE的步骤(图1中的步骤S10)的时段期间执行多个热处理，但是执行惰性气体气氛中的第二热处理作为最后的热处理。由此，能够获得上述实施例的效果。
[0095]此外，本发明的发明人发现通过在图1中的步骤S8中将氧化膜和碳化硅衬底暴露于大气，能够有效降低CV滞后。因此，优选第一热处理和第二热处理不应连续执行，并且在将碳化硅衬底的温度降至700°c或更低之后将碳化硅衬底暴露于大气的步骤应在恰好第二