的N型杂质的多晶硅。
[0121]技术方案8.如技术方案2所述的晶体管，其中，所述第二电极包括具有比所述第一电极、所述阻挡层和所述内衬电极更低的电阻率的材料。
[0122]技术方案9.如技术方案I所述的晶体管，
[0123]其中，所述栅电极位于比所述衬底的顶表面更低的水平处，以及
[0124]其中，所述晶体管还包括:
[0125]覆盖层，其在所述栅电极之上；以及
[0126]栅电介质层，其在所述栅电极和所述沟槽的表面之间。
[0127]技术方案10.如技术方案I所述的晶体管，还包括:
[0128]隔离层，其形成在衬底中以限定有源区，
[0129]其中，所述源极区和所述漏极区形成在所述有源区中且彼此分开，以及
[0130]其中，所述沟槽被限定在所述源极区和所述漏极区之间的所述有源区中，且延伸至所述隔离层中。
[0131]技术方案11.如技术方案10所述的晶体管，还包括:
[0132]鳍区，其形成在所述有源区中所述沟槽之下，
[0133]其中，所述栅电极覆盖所述鳍区，且被设置在所述沟槽中，以及包括在所述栅电极中的所述第一电极覆盖所述鳍区的顶部和侧壁，且被掩埋在所述沟槽之下。
[0134]技术方案12.—种存储器件，包括:
[0135]掩埋栅型晶体管，其包括位于限定在衬底的沟槽中的栅电极，以及形成在所述衬底中且通过所述沟槽彼此分开的源极区和漏极区；
[0136]存储元件，其与所述源极区和所述漏极区中的任何一个区连接；
[0137]位线，其与所述源极区和所述漏极区中的另一个区连接，
[0138]其中，所述栅电极包括:
[0139]第一基于金属的电极，其被掩埋在所述沟槽的底部之上；
[0140]第二基于金属的电极，其形成在所述第一基于金属的电极之上；
[0141]内衬多晶硅电极，其具有界面部分和侧面部分，所述界面部分位于所述第一基于金属的电极和所述第二基于金属的电极之间，而所述侧面部分位于所述第二基于金属的电极的侧壁上且与所述源极区和所述漏极区重叠。
[0142]技术方案13.如技术方案12所述的存储器件，还包括阻挡层，其被设置在所述内衬多晶硅电极和所述第二基于金属的电极之间。
[0143]技术方案14.如技术方案13所述的存储器件，其中，所述内衬多晶硅电极包括掺杂有N型杂质的多晶硅，而所述第一基于金属的电极包括具有比所述内衬多晶硅电极更高的功函数的金属氮化物。
[0144]技术方案15.如技术方案13所述的存储器件，其中，所述第二基于金属的电极包括钨，而所述第一基于金属的电极和所述阻挡层包括氮化钛。
[0145]技术方案16.如技术方案13所述的存储器件，其中，所述存储元件包括电容器或可变电阻器。
[0146]技术方案17.—种制造晶体管的方法，包括:
[0147]在衬底中限定沟槽；
[0148]形成具有第一功函数且间隙填充所述沟槽的第一导电层；
[0149]从所述衬底的顶表面去除所述第一导电层以形成部分地间隙填充所述沟槽的第一电极;
[0150]在所述第一电极的顶表面、所述沟槽的侧壁和所述衬底的所述顶表面上形成具有比所述第一功函数更低的第二功函数的第二导电层；
[0151]在所述第二导电层之上形成阻挡层；
[0152]在所述阻挡层之上形成低电阻层以间隙填充所述沟槽；
[0153]从所述衬底的所述顶表面去除所述低电阻层、所述阻挡层和所述第二导电层以形成第二电极和内衬电极；以及
[0154]在所述衬底中形成源极区和漏极区，所述源极区和所述漏极区通过所述沟槽彼此分开且具有与所述内衬电极重叠的深度。
[0155]技术方案18.如技术方案17所述的方法，还包括:
[0156]在限定所述沟槽之前，在限定有源区的所述衬底中形成隔离层。
[0157]技术方案19.如技术方案18所述的方法，还包括:
[0158]在形成所述第一导电层之前，通过在所述沟槽的底部上将所述隔离层凹陷来形成鳍区。
[0159]技术方案20.如技术方案17所述的方法，其中，所述第一导电层包括具有比硅的中间能隙功函数更高的功函数的材料，而所述第二导电层包括具有比硅的中间能隙功函数更低的功函数的材料。
[0160]技术方案21.如技术方案20所述的方法，其中，所述第一导电层包括金属氮化物。
[0161]技术方案22.如技术方案20所述的方法，其中，所述第二导电层包括掺杂有N型杂质的多晶娃。
[0162]技术方案23.如技术方案17所述的方法，其中，所述阻挡层和所述第一导电层包括氮化钛，而所述低电阻层包括钨。
【主权项】
1.一种晶体管，包括: 源极区和漏极区，其分开地形成在衬底中； 沟槽，其被限定在所述源极区和所述漏极区之间的所述衬底中；以及 栅电极，其形成在所述沟槽中， 其中，所述栅电极包括: 第一电极，其被掩埋在所述沟槽的底部之上； 第二电极，其形成在所述第一电极之上；以及 内衬电极，其具有界面部分和侧面部分，所述界面部分位于所述第一电极和所述第二电极之间，所述侧面部分位于所述第二电极的侧壁上且与所述源极区和所述漏极区重叠。
2.如权利要求1所述的晶体管，还包括阻挡层，其被设置在所述内衬电极和所述第二电极之间。
3.如权利要求1所述的晶体管，其中，所述第一电极包括具有第一功函数的材料，而所述内衬电极包括具有比所述第一功函数更低的第二功函数的材料。
4.如权利要求1所述的晶体管，其中，所述第一电极包括具有比硅的中间能隙功函数更高的第一功函数的材料，而所述内衬电极包括具有比所述硅的中间能隙功函数更低的第二功函数的材料。
5.如权利要求1所述的晶体管，其中，所述第一电极和所述第二电极包括含金属材料，而所述内衬电极包括具有比所述第一电极更低的功函数的非金属材料。
6.如权利要求1所述的晶体管，其中，所述第一电极包括具有第一功函数的金属氮化物，而所述内衬电极包括具有比所述第一功函数更低的第二功函数的多晶硅。
7.如权利要求1所述的晶体管，其中，所述第一电极包括氮化钛，而所述内衬电极包括掺杂有具有比氮化钛更低的功函数的N型杂质的多晶硅。
8.如权利要求2所述的晶体管，其中，所述第二电极包括具有比所述第一电极、所述阻挡层和所述内衬电极更低的电阻率的材料。
9.一种存储器件，包括: 掩埋栅型晶体管，其包括位于限定在衬底的沟槽中的栅电极，以及形成在所述衬底中且通过所述沟槽彼此分开的源极区和漏极区； 存储元件，其与所述源极区和所述漏极区中的任何一个区连接； 位线，其与所述源极区和所述漏极区中的另一个区连接， 其中，所述栅电极包括: 第一基于金属的电极，其被掩埋在所述沟槽的底部之上； 第二基于金属的电极，其形成在所述第一基于金属的电极之上； 内衬多晶硅电极，其具有界面部分和侧面部分，所述界面部分位于所述第一基于金属的电极和所述第二基于金属的电极之间，而所述侧面部分位于所述第二基于金属的电极的侧壁上且与所述源极区和所述漏极区重叠。
10.一种制造晶体管的方法，包括: 在衬底中限定沟槽； 形成具有第一功函数且间隙填充所述沟槽的第一导电层； 从所述衬底的顶表面去除所述第一导电层以形成部分地间隙填充所述沟槽的第一电极； 在所述第一电极的顶表面、所述沟槽的侧壁和所述衬底的所述顶表面上形成具有比所述第一功函数更低的第二功函数的第二导电层； 在所述第二导电层之上形成阻挡层； 在所述阻挡层之上形成低电阻层以间隙填充所述沟槽； 从所述衬底的所述顶表面去除所述低电阻层、所述阻挡层和所述第二导电层以形成第二电极和内衬电极；以及 在所述衬底中形成源极区和漏极区，所述源极区和所述漏极区通过所述沟槽彼此分开且具有与所述内衬电极重叠的深度。
【专利摘要】具有双功函数掩埋栅电极的晶体管及其制造方法。一种晶体管具有：源极区和漏极区，其分开地形成在衬底中；沟槽，其被限定在所述源极区和所述漏极区之间的衬底中；以及栅电极，其形成在所述沟槽中。栅电极包括：第一电极，其被掩埋在沟槽的底部之上；第二电极，其形成在第一电极之上；以及内衬电极，其具有界面部分和侧面部分，界面部分位于第一电极和第二电极之间，而侧面部分位于第二电极的侧壁上且与源极区和漏极区重叠。
【IPC分类】H01L21-336, H01L27-105, H01L21-28, H01L29-423
【公开号】CN104810390
【申请号】CN201410641409
【发明人】吴泰京, 金秀浩, 李桭烈
【申请人】爱思开海力士有限公司
【公开日】2015年7月29日
【申请日】2014年11月13日
【公告号】US20150214313