一种半导体器件的制作方法
【技术领域】
[0001]本发明涉及半导体制造工艺，尤其涉及一种半导体器件的制作方法。
【背景技术】
[0002]随着集成电路的发展，特征尺寸不断减小，金属导线通入的电流密度急剧上升；同时，芯片集成度的提高导致单位面积功耗增大，因此，金属连线的可靠性一直是IC设计和制造所关心的重要问题。金属导线中，沿电场反方向运动的电子与金属离子进行动量交换，导致金属离子产生由扩散主导的质量运输，这种现象被称为电迁移。在半导体器件的互连结构中电迁移是重要的金属失效机理。电迁移引起的失效有两种，分别是互连线短路和断路。随着Cu离子的电迁移，在阴极附近会发生原子损耗，局部张力逐渐增大，达到临界值以后，就会形成空洞，从而导致电阻的增大，最终导致互连线开路。而在阳极原子积聚区，局部压力不断增大，使得在该区域可能有金属凸出，如果凸出的金属和与它邻近的金属互连接触，就会导致互连线短路。
[0003]电迁移可以有多条扩散路径，如表面、界面、晶界扩散、晶格扩散。近年来的研究表明，电迁移主要是由Cu/介质覆盖层界面和Cu/阻挡层界面处的扩散引起的，而Cu/介质覆盖层界面为电迁移最主要的扩散路径，因此，Cu/介质覆盖层界面对于控制相应电性质和可靠性性能是至关重要的，可以通过改善界面性能来抑制Cu/介质覆盖层界面处的扩散现象，改善电迁移特性。各种界面处理技术作为能够改善Cu/介质覆盖层界面的方法被广泛的应用与研究。
[0004]因此，提出了一种能够改善Cu/介质覆盖层界面特性的界面处理方法，以解决现有技术的不足。
【发明内容】
[0005]针对现有技术的不足，本发明提供一种半导体器件的制造方法，
[0006]包括步骤:
[0007]步骤一、提供半导体衬底；
[0008]步骤二、在所述半导体衬底上形成低k介电层和位于所述低k介电层中的铜互连结构；
[0009]步骤三、引入第一气体源处理所述铜互连结构和所述低k介电层的表面，以形成高分子量聚合物层；
[0010]步骤四、引入第二气体源处理所述高分子量聚合物层，以形成界面层；
[0011]步骤五、交替重复步骤三和步骤四，直到所述界面层的厚度达到预定值；
[0012]步骤六、在所述界面层上沉积形成电介质覆盖层。
[0013]进一步，还包括在对所述铜互连结构和所述低k介电层的表面进行处理以形成所述高分子量聚合物之前，采用氨气或者氮气处理所述金属互连结构露出的顶面的步骤。
[0014]进一步，所述第一气体源为三硅基氮(TSA)和氨气的混合气体。
[0015]进一步，引入所述第一气体源对所述铜互连结构和所述低k介电层的表面进行浸润和清洗处理，以形成所述高分子量聚合物层。
[0016]进一步，所述第二气体源为三甲基硅烷或者四甲基硅烷。
[0017]进一步，射频处理所述第二气体源，以形成能与所述高分子量聚合物反应的等离子体。
[0018]进一步，所述界面层材料为SiCN。
[0019]进一步,所述界面层的厚度预定值为2?5nm。
[0020]进一步，所述低k层间介电层和所述半导体衬底之间形成有刻蚀停止层。
[0021]进一步，所述电介质覆盖层材料为氮化硅或者掺碳的氮化硅。
[0022]综上所示，根据本发明的制造工艺采用界面处理技术对所述铜互连结构和所述低k介电层的界面进行处理，改善Cu/介质覆盖层界面特性，以改善电迁移特性，进而提高器件的可靠性和良品率。
【附图说明】
[0023]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0024]附图中:
[0025]图1A-图1C为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
[0026]图2为根据本发明示例性实施例的方法为TSA在铜互连结构和低k介电层的表面发生吸附反应后形成的高分子聚合物的示意图；
[0027]图3为根据本发明示例性实施例的方法在铜互连结构表面拐角处界面层的覆盖情况的局部放大不意图；
[0028]图4为根据本发明示例性实施例的方法依次实施的步骤的流程图。
【具体实施方式】
[0029]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0030]为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的本发明的制造工艺采用界面处理技术对所述铜互连结构和所述低k介电层的界面进行处理以形成具有良好拐角覆盖的覆盖层。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0031]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0032][示例性实施例]
[0033]下面，参照图1A-图1C来描述根据本发明示例性实施例的方法实施铜互连工艺时在铜互连层上形成覆盖层的详细步骤。
[0034]首先，如图1A所示，其示出了根据现有技术在半导体衬底100上形成第一层铜互连层103之后的器件的示意性剖面图。根据现有技术的一个优选实施例，采用双大马士革工艺形成铜互连层103。
[0035]如图1A所示,提供半导体衬底100，所述半导体衬底100可包括任何半导体材料，此半导体材料可包括但不限于:S1、SiC、SiGe、SiGeC, Ge合金、GeAs, InAs, InP,以及其它II1- V或I1-VI族化合物半导体。半导体衬底100包括各种隔离结构，例如浅沟槽绝缘。半导体衬底100还可以包括有机半导体或者如Si/SiGe、绝缘体上娃(SOI)、或者绝缘体上SiGe (SGOI)的分层半导体。在半导体衬底100上沉积形成刻蚀停止层101，其材料为含碳的氮化硅(NDC)，制备的方法可选用化学气相沉积(CVD)。作为一个实例，在进行化学气相沉积时，功率为200?400W，加热使腔体内的温度至300?400°C，腔体内的压力为2?5Torr，采用的三甲基硅烷(3MS)或者四甲基硅烷(4MS)的气体流量为100?200立方厘米/分钟(sccm)，He的气体流量为350?450立方厘米/分钟(sccm)，NH3气体流量为300?500立方厘米/分钟(sccm),沉积时间持续3s。然后,在刻蚀停止层101上沉积形成低k介电层102，其介电常数k小于3，通常采用化学气相旋涂工艺(S0G)、甩胶技术或化学气相沉积技术制备，其材料可以为娃玻璃(FSG)、氧化娃(silicon oxide)、含碳材料、孔洞性材料(porous-like material)或相似物。作为一个实例，低k介电层102为孔洞性材料包含有致孔剂，致孔剂可以是任何合适产生孔的材料，致孔剂材料可以是碳氢化合物、含有抗蚀剂的丙烯酸盐(丙烯酸脂)族的聚合物、氟化的聚合物等。可以在熔炉中或者通过其他工艺实施固化，例如紫外线固化、快速热固化、闪光灯固化、激