晶片封装体及其制造方法
【技术领域】
[0001]本发明是关于一种封装体及其制造方法，且特别是有关于一种晶片封装体及其制造方法。
【背景技术】
[0002]电子产品在功能应用上的需求不断提高，对应地带动半导体晶片封装产业的蓬勃发展。随着目前电子产品讲求轻薄短小又兼具高功能的要求下，半导体晶片封装技术不断发展演进，以符合电子产品的需要。其中，晶圆级晶片封装是半导体晶片封装方式的一种，是指晶圆上所有晶片生产完成后，直接对整片晶圆上所有晶片进行封装制程及测试，完成之后才切割制成单颗晶片封装体的晶片封装方式。
[0003]如前所述，在半导体晶片尺寸微缩化、效能多样化的情形之下，晶片封装体在结构设计以及其制造方法上亦渐趋复杂。因此，不仅在晶片封装体制造过程中所涉及各项制程难度提高，导致制造成本增加之外，亦带来了制造良率降低的风险。此外，单一晶片封装体在结构设计上亦需要考量与其他晶片封装体或电路板等电子元件相互结合的便利性，方能进一步实现效能多样化的应用需求。
[0004]据此，一种能够有效降低生产成本、具有良好可靠度且易于与其他电子元件相互结合的晶片封装体及其制造方法，是当今晶片封装工艺重要的研发方向之一。
【发明内容】
[0005]本发明提供一种晶片封装体及其制造方法，具有双面的重布局线路层，将半导体晶片上表面的导电垫电性连接至下表面的焊球或焊线。因此，半导体晶片中导电垫的电性连接路径以上下两面重布局线路层对接完成。据此，可在半导体晶片厚度更高的情况下制作，而无须将半导体晶片薄化或是使用承载基板，可进一步降低生产成本。且厚度更高的半导体晶片具有良好的机械强度，可有效提升晶片封装体的制造良率，降低制程难度。此外半导体晶片的上表面可以是平坦平面，更能增加其在应用的功能多样性或是其与其他晶片封装体的堆叠上的简便性。
[0006]本发明的一态样提出一种晶片封装体，包含半导体晶片、第一凹部、第一重布局线路层、第二凹部、第二重布局线路层以及封装层；半导体晶片具有电子元件以及导电垫，导电垫与电子元件电性连接且配置于半导体晶片的上表面；第一凹部自上表面朝半导体晶片的下表面延伸；第一重布局线路层自上表面朝下表面延伸，其中第一重布局线路层与导电垫电性连接且部分第一重布局线路层配置于第一凹部内；第二凹部自下表面朝上表面延伸且与第一凹部通过连通部连通；第二重布局线路层自下表面朝上表面延伸，部分第二重布局线路层配置于第二凹部内且第二重布局线路层通过连通部与第一重布局线路层电性连接；封装层配置于下表面。
[0007]在本发明的一实施方式中，晶片封装体进一步包含第一绝缘层，第一绝缘层配置于第一凹部内，部分第一重布局线路层配置于第一绝缘层上。
[0008]在本发明的一实施方式中，上述第一绝缘层具有开口，第二重布局线路层通过开口与第一重布局线路层电性连接。
[0009]在本发明的一实施方式中，晶片封装体进一步第一钝化层，第一钝化层填满第一凹部且覆盖上表面以及第一重布局线路层。
[0010]在本发明的一实施方式中，上述第一钝化层的表面实质上平坦。
[0011]在本发明的一实施方式中，晶片封装体进一步包含第二钝化层，第二钝化层配置于第二凹部内且覆盖下表面，且第二钝化层夹设于半导体晶片与第二重布局线路层之间。
[0012]在本发明的一实施方式中，上述封装层填满第二凹部。
[0013]在本发明的一实施方式中，晶片封装体进一步包含第二钝化层，第二钝化层填满第二凹部且覆盖下表面以及第二重布局线路层。
[0014]在本发明的一实施方式中，晶片封装体进一步包含第二绝缘层，第二绝缘层配置于第二凹部内，第二绝缘层具有开口，第二重布局线路层通过开口与第一重布局线路层电性连接。
[0015]在本发明的一实施方式中，上述封装层自下表面朝上表面延伸，部分封装层配置于第二凹部内。
[0016]在本发明的一实施方式中，晶片封装体进一步包含焊球，焊球配置于封装层下，且通过封装层的开口与第二重布局线路层电性连接。
[0017]在本发明的一实施方式中，上表面至下表面的距离实质上是300?600 μπι。
[0018]本发明的另一态样提出一种晶片封装体的制造方法，包含:提供半导体晶片，该半导体晶片具有电子元件以及导电垫，导电垫与电子元件电性连接且配置于半导体晶片的上表面；形成第一凹部，第一凹部自上表面朝半导体晶片的下表面延伸；形成第一重布局线路层，第一重布局线路层自上表面朝下表面延伸，其中第一重布局线路层与导电垫电性连接且部分第一重布局线路层配置于第一凹部内；形成第二凹部，第二凹部自下表面朝上表面延伸且与第一凹部连通；形成第二重布局线路层，第二重布局线路层自下表面朝上表面延伸，部分第二重布局线路层配置于第二凹部内且第二重布局线路层与第一重布局线路层电性连接；以及形成一封装层，封装层配置于该下表面。
[0019]在本发明的一实施方式中，在形成第一重布局线路层的步骤之前，进一步包含形成第一绝缘层，第一绝缘层配置于第一凹部内。
[0020]在本发明的一实施方式中，在形成第二凹部的步骤之前，进一步包含形成第一钝化层，第一钝化层填满第一凹部且覆盖上表面以及第一重布局线路层；以及平坦化第一钝化层，使第一钝化层的表面实质上平坦。
[0021]在本发明的一实施方式中，在形成第二凹部的步骤与形成第二重布局线路层的步骤之间，进一步包含形成第二钝化层，第二钝化层配置于第二凹部内且覆盖下表面。
[0022]在本发明的一实施方式中，在形成第二凹部的步骤与形成第二钝化层的步骤之间，进一步包含形成第二绝缘层，第二绝缘层配置于第二凹部内。
[0023]在本发明的一实施方式中，在形成第二凹部的步骤之前，进一步包含形成覆盖下表面的第二钝化层。
[0024]在本发明的一实施方式中，其中形成第二凹部的步骤是直通硅晶穿孔。
[0025]在本发明的一实施方式中，其中形成第二凹部的步骤是激光钻孔。
【附图说明】
[0026]本发明的上述和其他态样、特征及其他优点参照说明书内容并配合附加图式得到更清楚的了解，其中:
[0027]图1是根据本发明一实施方式晶片封装体的局部剖面示意图。
[0028]图2是根据本发明另一实施方式晶片封装体的局部剖面示意图。
[0029]图3是根据本发明另一实施方式晶片封装体的局部剖面示意图。
[0030]图4是根据本发明另一实施方式晶片封装体的局部剖面示意图。
[0031]图5到图9是根据本发明一实施方式于制造过程中不同阶段的局部剖面示意图。
[0032]图10到图11是根据本发明另一些实施方式于制造过程中不同阶段的局部剖面示意图。
[0033]图12是根据本发明另一实施方式于制造过程中一阶段的局部剖面示意图。
[0034]图13是根据本发明又一实施方式于制造过程中一阶段的局部剖面示意图。
[0035]附图中符号的简单说明如下:
[0036]100:晶片封装体160:封装层
[0037]110:半导体晶片162:开口
[0038]112:电子元件170:第一绝缘层
[0039]113:内连线结构172:开口
[0040]114:导电垫180:第一钝化层
[0041]115:层间介电层182:表面
[0042]116:上表面190:第二钝化层
[0043]118:下表面200:晶片封装体
[0044]120:第一凹部220:焊球
[0045]130:第一重布局线路层300:晶片封装体
[0046]140:第二凹部400:晶片封装体
[0047]145:连通部SL:切割道
[0048]150:第二重布局线路层。
【具体实施方式】
[0049]为了使所揭示内容的叙述更加详尽与完备，下文针对了本发明的实施态样与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无所述特定细节的情况下实践本发明的实施例。
[0050]图1是根据本发明一实施方式晶片封装体100的局部剖面示意图。请参照图1，晶片封装体100包含半导体晶片110、第一凹部120、第一重布局线路层130、第二凹部140、第二重布局线路层150以及封装层160。半导体晶片110具有至少一电子元件112以及至少一导电垫114，导电垫114与电子元件112电性连接且配置于半导体晶片110的上表面116。半导体晶片110例如可以在娃(silicon)、锗(germanium)或II1-V族元素基材上制作电子元件112以及导电垫114。在本发明的一些实施方式中，电子元件是感光