超薄嵌入半导体装置封装及其制造方法
【技术领域】
[0001]本发明的实施例大体涉及用于封装半导体装置的结构和方法，以及更特别地涉及超薄功率装置封装结构，其具有形成结构中的所有电互联和热互联的功率覆盖(POL)互联件，其中封装结构具有减少的电感。
【背景技术】
[0002]功率半导体装置是用作功率电子电路中的开关或整流器的半导体装置，诸如，例如开关式功率源。在使用中，功率半导体装置典型地借助于封装结构而表面安装对外部电路，其中，封装结构提供对外部电路的电连接，且还提供移除通过装置生成的热的方法以及保护装置免于外部环境的危害。备选地，尤其对于更高的功率范围，功率模块封装结构可具有用于对外部电路的连接的大终端，其增加显著的电感且增加模块的大小。
[0003]大多数现有的功率装置封装结构使用丝焊、多层基质(例如，直接结合铜(DBC)基质)，且有引线(引线框等)或设有螺栓终端，用于提供对封装结构的电和热连接。丝焊实现从封装结构的一个表面到封装插脚的连接，其然后接合对外部电路，其中DBC连接到封装结构的另一表面(例如，软焊到其)。然而，从材料角度以及从处理角度来说，认识到DBC都对封装结构增加了显著的成本，例如，当在封装结构中包括DBC时，要求额外的处理步骤以及温度偏移，诸如要求软焊以及助焊剂清洗过程以用于将DBC连接到封装结构。还认识到丝焊和引线增加了显著的附加电感，其降低了封装的效率。丝焊还对封装增加了显著的高度。还进一步认识到，虽然在封装结构上的引线允许更高的热循环可靠性，且不经受严厉的湿气敏感等级(MSL)要求，但是在功率模块中的引线或终端可非常大且影响在PCB上的模块占用面积和厚度，且还由于高电感而负面地影响电性能。
[0004]因此，将期望提供一种半导体装置封装结构，其消除了对于多层DBC或PCB基质以及丝焊连接的需要，以便提供带有超低电感的非常薄的封装结构。还将期望这种封装结构具有高装置密度以及小的占用面积，以便使系统能够小型化，以改进封装的电性能和可靠性性能。
【发明内容】
[0005]根据本发明的一个方面，一种封装结构包括第一电介质层、附接到第一电介质层的至少一个半导体装置，以及嵌入材料，其施加到第一电介质层以便将至少一个半导体装置嵌入其中，嵌入材料包括一个或多个附加电介质层。封装结构还包括:多个通孔，其形成在形成到至少一个半导体装置的第一电介质层中；金属互联件，其形成在多个通孔中以及在封装结构的一个或多个面朝外的表面上，以形成对至少一个半导体装置的电互联；以及输入/输出(I/O)连接部，其在封装结构的一端位于其一个或多个面朝外的表面上，以提供对外部电路的第二级连接。封装结构构造成与形成在外部电路上的连接器互相配合(interfit)，以垂直于外部电路安装封装，其中，在封装结构的一端的I/O连接部电连接到连接器以形成对外部电路的第二级连接。
[0006]根据本发明的另一方面，制造半导体装置封装结构的方法包括借助于粘结剂将至少一个半导体装置附接到第一电介质层，将嵌入材料施加在第一电介质层上以便围绕至少一个半导体装置定位，以及执行层压过程以导致嵌入材料填充围绕至少一个半导体装置存在的任意空气间隙，且以便将至少一个半导体装置嵌入在其中，其中，第一电介质层在层压过程期间不熔化或流动。方法还包括形成到至少一个半导体装置的多个通孔，在多个通孔中以及在封装结构的一个或多个外侧表面的一部分上方形成金属互联件，以形成对至少一个半导体装置的电互联，以及在封装结构的面朝外的表面中的一个或多个上、在封装结构的仅一端处形成输入/输出(I/o)连接部，I/O连接部包括提供对外部电路的第二级连接的电引线。
[0007]根据本发明的又一方面，一种封装结构包括:第一电介质层，具有施加在其至少一部分上的粘结剂；借助于粘结剂附接到第一电介质层的一个或多个半导体装置；嵌入材料，其围绕一个或多个半导体装置定位在第一电介质层上以便将一个或多个半导体装置嵌入在其中；形成到至少一个半导体装置的多个通孔；金属互联件，其形成在多个通孔中以形成对一个或多个半导体装置以及在封装结构中的所有电互联和热互联；以及输入/输出(I/O)连接部，其形成在封装结构的至少一个外侧表面上，以提供对外部电路的第二级连接，其中，I/o连接部构造成与形成在外部电路中的插口或凹部互相配合，使得在封装结构的I/o连接部互相配合在插口或凹部中时封装结构部分地嵌入在外部电路中。
[0008]方案1: 一种封装结构，包括:
第一电介质层；
附接到第一电介质层的至少一个半导体装置；
嵌入材料，其施加到第一电介质层以便将至少一个半导体装置嵌入在其中，嵌入材料包括一个或多个附加的电介质层；
形成到至少一个半导体装置的多个通孔，多个通孔通过第一电介质层形成；
金属互联件，其形成在多个通孔中以及在封装结构的一个或多个面朝外的表面上，以形成对至少一个半导体装置的电互联；以及
输入/输出(I/o)连接部，其在封装结构的一端位于封装结构的一个或多个面朝外的表面上，以提供对外部电路的第二级连接；
其中，封装结构构造成与形成在外部电路上的连接器互相配合以垂直于外部电路安装封装结构，其中，在封装结构的一端的I/o连接部电连接到连接器以形成对外部电路的第二级连接。
[0009]方案2:根据方案I的封装结构，其中，I/O连接部包括构造成形成对外部电路的第二级连接的电引线。
[0010]方案3:根据方案2的封装结构，其中，金属互联件包括形成在封装结构的一个或多个面朝外的表面上的电连接的镀铜功率覆盖(POL)互联件，以及其中，POL互联件的一部分形成了形成I/O连接部的电引线。
[0011]方案4:根据方案I的封装结构，其中，金属互联件包括形成在封装结构的面朝外的表面的一个或多个上的传热铜垫的镀铜功率覆盖(POL)互联件，以便提供对至少一个半导体装置的热互联。
[0012]方案5:根据方案4的封装结构，其中，还包括: 施加到传热铜垫的热接合材料(TIM);以及安装到TIM以引导热远离封装结构的散热部。
[0013]方案6:根据方案5的封装结构，其中，散热部还联接到外部电路，以便当垂直于外部电路安装封装结构时提供支承。
[0014]方案7:根据方案I的封装结构，其中，I/O连接部形成在封装结构的两个面朝外的表面上，在封装结构的一端。
[0015]方案8:根据方案I的封装结构，其中，还包括定位在封装结构的面朝外的表面上与第一电介质层相对的第二电介质层，其中，至少一个半导体装置和嵌入材料定位在第一电介质层和第二电介质层之间。
[0016]方案9:根据方案8的封装结构，其中，还包括施加在第一和第二电介质层中的至少一个的面朝内的表面上的粘结剂层，以将至少一个半导体装置紧固到其，其中，多个通孔延伸通过粘结剂层。
[0017]方案10:根据方案9的封装结构，其中，至少一个半导体装置包括功率半导体装置；以及
其中，多个通孔包括:
通过第一电介质层和粘结剂层形成到功率半导体装置的前表面的通孔；以及通过一个或多个第二电介质层和粘结剂层形成到功率半导体装置的后表面的通孔； 其中，通孔用作在封装结构中的热通孔和电通孔；以及其中，金属互联件在通孔的每一个中形成到功率半导体装置的前表面和后表面。
[0018]方案11:根据方案9的封装结构，其中，还包括金属层，其定位在第一电介质层或第二电介质层的面朝内的表面上，以增加在封装结构中的路径选择。
[0019]方案12:根据方案I的封装结构，其中，外部电路的连接器包括外部电路插口，封装结构插入到其内，以将I/o连接部机械和电联接到外部电路。
[0020]方案13:根据方案I的封装结构，其中，还包括在金属互联件上方形成在封装结构的面朝外的表面上的软焊掩模，其中，软焊掩模不形成在I/O连接部上方。
[0021]方案14:根据方案I的封装结构，其中，封装结构垂直于外部电路的安装相比其沿平坦定向的安装降低了封装结构在外部电路上的占用面积。
[0022]方案15:根据方案I的封装结构，其中，嵌入材料的一个或多个附加电介质层包括一个或多个电介质片材，其构造成当经受层压过程时熔化和流动以填充围绕至少一个半导体装置存在的任意空气间隙。
[0023]方案16:根据方案15的封装结构，其中，嵌入材料还包括热连接到多个通孔的带有铜的金属层或电介质片材，以传播和引导热到外界环境，其中，带有铜的金属层或电介质片材当经受层压过程时不熔化和流动。
[0024]方案17:根据方案I的封装结构，其中，还包括定位在封装结构的面朝外的表面上的至少一个附加金属电路层，至少一个附加金属电路层构造成增加在封装结构中的路径选择。
[0025]方案18:—种制造半导体装置封装结构的方法，包括:
借助于粘结剂将至少一个半导体装置附接到第一电介质层；
在第一电介质层上施加嵌入材料，以便围绕至少一个半导体装置定位； 执行层压过程，以导致嵌入材料填充围绕至少一个半导体装置存在的任意空气间隙且以便将至少一个半导体装置嵌入在其中，其中，第一电介质层在层压过程期间不熔化或流动；
形成到至少一个半导体装置的多个通孔；
在多个通孔中以及在封装结构的一个或多个外侧表面的至少一部分的上方形成金属互联件，金属互联件形成对至少一个半导体装置的电互联；以及
在封装结构的面朝外的表面中的一个或多个上在封装结构的仅一端处形成输入/输出(I/o)连接部，I/O连接部包括提供对外部电路的第二级连接的电引线。
[0026]方案19:根据方案18的方法，其