半导体装置的制造方法
【专利说明】半导体装置
[0001][相关申请案]
[0002]本申请案享受以日本专利申请案2014-53320号(申请日:2014年3月17日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
[0003]本发明的实施方式涉及一种半导体装置。
【背景技术】
[0004]近年来，作为用于反相器等电力转换装置的半导体装置，使用IGBT(InsulatedGate Bipolar Transistor,绝缘栅双极性晶体管)、二极管等。二极管通常与IGBT反向串联地连接，被用作回流用二极管。因此，二极管也被称作FWD(Free Wheeling D1de，续流二极管)。
[0005]对于反相器等电力转换装置的特性改善，FWD的特性改善与IGBT的特性改善一并变得重要。作为FWD的重要特性，有导通电压(也就是说，导通状态下的电压下降)、恢复时间(也就是说，恢复时的恢复电流的消失时间)、及恢复时的安全动作区域(也就是说，即便在恢复电流流动的状态下施加电压也不会破坏的区域)等。而且，更理想的是恢复时的电流、电压振动少。尤其重要的是一边缩短恢复时间一边扩宽恢复时的安全动作区域。
【发明内容】
[0006]本发明提供一种能够使恢复时间缩短并且使恢复时的安全动作区域扩大的半导体装置。
[0007]实施方式的半导体装置包括:第一电极；第二电极；第一导电型的第一半导体区域，其设置在所述第一电极与所述第二电极之间，并且与所述第一电极接触；第二导电型的第二半导体区域，其设置在所述第一半导体区域与所述第二电极之间；绝缘区域，其从所述第二电极向所述第一半导体区域侧延伸；以及第一导电型的第三半导体区域，其设置在所述第二半导体区域与所述绝缘区域之间的至少一部分，并且与第一半导体区域接触。
【附图说明】
[0008]图1 (a)是表示第一实施方式的半导体装置的示意性剖视图，图1 (b)是表示第一实施方式的半导体装置的示意性俯视图。
[0009]图2(a)及图2(b)是表示第一实施方式的半导体装置的导通状态的动作的示意性剖视图，图2(c)是表示第一实施方式及参考例的半导体装置的导通状态下的载子浓度分布的图。
[0010]图3(a)及图3(b)是表示第一实施方式的半导体装置的恢复状态的动作的示意性首1J视图。
[0011]图4(a)?图4(c)是表示第一实施方式的半导体装置的制造过程的一例的示意性首1J视图。
[0012]图5(a)及图5(b)是表示第一实施方式的半导体装置的制造过程的示意性剖视图。
[0013]图6是表示第一实施方式的第一变化例的半导体装置的示意性剖视图。
[0014]图7(a)是表示第一实施方式的第二变化例的半导体装置的示意性剖视图，图7(b)是表示半导体装置的恢复状态的动作的示意性剖视图。
[0015]图8(a)是表示第一实施方式的第三变化例的半导体装置的示意性立体图，图8(b)是表示第一实施方式的第三变化例的半导体装置的示意性俯视图。
[0016]图9(a)及图9(b)是表示第二实施方式的半导体装置的示意性剖视图。
[0017]图10(a)是表示第二实施方式的半导体装置的电路图的一例，图10(b)是表示第二实施方式的半导体装置的动作的时序图。
[0018]图11是表示第二实施方式的变化例的半导体装置的示意性剖视图。
[0019]图12(a)是表示第三实施方式的半导体装置的示意性剖视图，图12(b)是表示半导体装置的动作的示意性剖视图。
[0020]图13是表示第四实施方式的半导体装置的示意性剖视图。
【具体实施方式】
[0021]下面，一边参照附图，一边对实施方式进行说明。在下面的说明中，对相同的部件标附相同的符号，对已说明过一次的部件等适当地省略说明。
[0022](第一实施方式)
[0023]图1 (a)是表示第一实施方式的半导体装置的示意性剖视图，图1 (b)是表示第一实施方式的半导体装置的示意性俯视图。
[0024]图1 (a)中，表示图1 (b)的k-k'截面。图1 (a)所示的范围Iu是导体装置IA的最小单元的范围。半导体装置IA以最小单元实现下述作用效果。
[0025]半导体装置IA是pin(p-1ntrinsic-n) 二极管的一种。半导体装置IA例如用作反相器电路等的回流用二极管。
[0026]半导体装置IA包括阴极电极10 (第一电极)以及阳极电极11 (第二电极)。在阴极电极10与阳极电极11之间，设置着n+型的半导体区域20。半导体区域20与阴极电极10接触。半导体区域20与阴极电极10欧姆接触。
[0027]在半导体区域20与阳极电极11之间，设置着η型的半导体区域21。将半导体区域20与半导体区域21合并作为第一半导体区域。半导体区域21的杂质浓度低于半导体区域20的杂质浓度。
[0028]半导体区域21中所含的杂质元素的浓度也可以设定为低于半导体区域20与阴极电极10接触一面的半导体区域20中所含的杂质元素的浓度。而且，也可以在半导体区域21与半导体区域20之间设置η型的缓冲层(未图示)。缓冲层的杂质浓度例如设定为半导体区域21中所含的杂质浓度与半导体区域20中所含的杂质浓度之间。
[0029]在半导体区域21与阳极电极11之间，设置着P型的半导体区域30 (第二半导体区域)。半导体区域30与阳极电极11萧特基接触或者欧姆接触。半导体区域30的膜厚例如为0.5 μ m(微米)?10 μ m。
[0030]绝缘区域13在Y方向(第三方向)上在至少一部分区域与半导体区域30隔开间隔dl而设置。也就是说，在Y方向上，绝缘区域13与半导体区域30在至少一部分区域分离。绝缘区域13从阳极电极11向半导体区域21侧延伸。半导体区域21被绝缘区域13与半导体区域30夹着。绝缘区域13与阳极电极11接触。绝缘区域13与阴极电极10之间的距离短于半导体区域30与阴极电极10之间的距离。也就是说，绝缘区域13的下部13d位于比半导体区域30的下部30d更低的位置。而且，设置多个绝缘区域13，与所述绝缘区域13相邻的绝缘区域13从阳极电极11贯通半导体区域30而到达半导体区域21。
[0031]在阳极电极11与半导体区域21及半导体区域30之间，设置着P+型的半导体区域31 (第四半导体区域)。半导体区域31与阳极电极11及绝缘区域13接触。半导体区域31的杂质浓度(或Z方向的杂质浓度分布的最大值或平均值)高于半导体区域30的杂质浓度(或Z方向的杂质浓度分布的最大值或平均值)。
[0032]半导体区域31与阳极电极11欧姆接触。例如，半导体区域31与阳极电极11接触一面的半导体区域31中所含的杂质元素的浓度高于半导体区域30与阳极电极11接触一面的半导体区域30中所含的杂质元素的浓度。半导体区域31的膜厚例如为0.1 μ m?5 μ m0
[0033]绝缘区域13、半导体区域30、及半导体区域31分别如图1 (b)所示那样沿着与从阳极电极11朝向阴极电极10的Z方向(第一方向)交叉的X方向(第二方向)延伸。
[0034]半导体区域20、21、30、31各自的主要成分例如为硅(Si)。n+型、η型等导电型(第一导电型)的杂质元素例如应用磷⑵、砷(As)等。P+型、P型等导电型(第二导电型)的杂质元素例如应用硼(B)等。而且，半导体区域20、21、30、31各自的主要成分除硅(Si)以夕卜，还可以为硅碳化物(SiC)、氮化镓(GaN)等。
[0035]而且,半导体区域20的杂质浓度的最大值大于3 X 117CnT3,例如为I X 118CnT3以上。半导体区域21杂质浓度也可以设定为随着朝向阴极电极10而变高。半导体区域21的杂质浓度例如为IXlO15Cm-3以下，可根据元件的耐压设计而设定为任意的杂质浓度。半导体区域30的杂质浓度的最大值例如为IXlO18cnT3以下。半导体区域31的杂质浓度的最大值高于3X1017cm_3，例如为IXlO19cnT3以上。这些P型半导体区域的杂质浓度也可以设定为随着朝向阳极电极11而变高。
[0036]而且，所谓所述“杂质浓度”是指有助于半导体材料的导电性的杂质元素的实效浓度。例如，当在半导体材料中含有成为供体的杂质元素与成为受体的杂质元素时，将去除经活化的杂质元素中供体与受体的抵消量后的浓度设为杂质浓度。
[0037]而且，实施方式中，只要未特别说明，则以n+型、η型的顺序表示η型杂质元素的浓度降低。而且，以P+型、P型的顺序表示P型杂质元素的浓度降低。而且，在半导体装置IA中，即便将P与η的导电型置换，也可以获得同样的效果。
[0038]而且，只要未特别说明，则所谓η+型半导体区域的杂质浓度高于η型半导体区域的杂质浓度，η+型半导体区域的与阴极电极10接触一面的η+型半导体区域的杂质浓度高于η型半导体区域的杂质浓度的情况也包含在实施方式中。而且，所谓P+型半导体区域的杂质浓度高于P型半导体区域的杂质浓度，P+型半导体区域的与阳极电极11接触一面的P+型半导体区域的杂质浓度高于P型半导体区域的与阳极电极11接