一种集成电路芯片上料装置的制造方法
【技术领域】
[0001]本发明涉及半导体测试领域，特别地涉及一种集成电路芯片上料装置。
【背景技术】
[0002]半导体器件成批生产是，为便于半导体器件的计数、转道和保管常将封装、打标或检测后的半导体器件存放在专用的料管中；由于半导体器件数量较多，把半导体器件放入料管的工作量很大；采用人工方式把半导体器件放入料管效率低且不利于组成半导体器件流水化生产线；因此，设计一种集成电路芯片上料装置，成为亟待解决的问题。
【发明内容】
[0003]本发明目的是:克服传统的集成电路芯片上料装置单一的缺陷，提供一种能够供两只半导体器件共用阳极的上料装置。
[0004]本发明目的通过以下技术方案实现:
本发明提供的一种集成电路芯片上料装置，由多个上料单元并联而成，每个上料单元由上料台、第一引脚、第二引脚、第三引脚组成，三个引脚之间以及多个上料单元之间连接有引脚筋，一起构成集成电路芯片上料装置。上料台分为左上料台和右上料台两片，分别能够上料一只半导体器件；左上料台与第一引脚电气连接，右上料台与第三引脚电气联接，第一引脚、第三引脚分别能够用作各自上料的半导体器件的阴极，第二引脚能够用作两只半导体器件的公用阳极。
[0005]本发明供半导体器件上料以及供后续的半导体器件封装工艺过程使用，在上料半导体器件封装后，冲剪掉引脚筋，可以成为一个个独立的封装上料单元成品。
[0006]所述的半导体器件是指二极管芯片、三极管芯片、集成块等半导体芯片。
[0007]所述的上料台所在的平面可以低于引脚和引脚筋所在的平面lmm-5mm。
[0008]所述的左上料台和右上料台两片之间可以有0.5mm-2mm宽的上料台间隙。
[0009]所述的上料台、引脚、或两者可以镀有一层金或银，以增强半导体器件的键合丝与引脚之间的导电能力。
[0010]有益效果:本发明能够实现两只半导体器件共用阳极，这与传统的共用阴极的上料方式不同，满足不同的半导体器件的特殊上料要求。另外，两只半导体器件封装件的主体部分分离，互相干扰少，一只损坏时可以单独更换，降低使用中的维修成本。
【附图说明】
[0011]图1是本发明的正视结构示意图。
[0012]图2是本发明的图1的左视结构示意图。
[0013]图中:1、上料单元；2、左上料台；3、上料台间隙；4、右上料台；5、第一引脚；6、第二引脚；7、第三引脚；8、引脚筋。
【具体实施方式】
[0014]下面结合附图对本发明做更具体的描述。
[0015]如附图1、2中所示，上料单元I由左上料台2、右上料台4、第一引脚5、第二引脚6、第三引脚7组成，三个引脚之间连接有引脚筋8。左上料台2与第一引脚5电气连接，右上料台4与第三引脚7电气联接；两片上料台能够分别上料一只二极管芯片，第一引脚5、第三引脚7分别能够用作各自上料的二极管芯片的阴极，第二引脚6能够用作两只二极管芯片的公用阳极。
[0016]所述的左上料台2和右上料台4两片之间有Imm宽的上料台间隙3，所述的两片上料台所在的平面低于引脚5、6、7和引脚筋8所在的平面2mm。
[0017]由多个上料单元i并联而成，多个上料单元I之间连接有引脚筋8的本发明，在上料二极管芯片后，可以供后续的二极管芯片封装工艺过程使用，再在二极管芯片封装后，冲剪掉引脚筋8，可以成为一个个独立的封装二极管成品。
[0018]本发明可改变为多种方式对本领域的技术人员是显而易见的，这样的改变不认为脱离本发明的范围。所有这样的对所述领域的技术人员显而易见的修改，将包括在本权利要求的范围之内。
【主权项】
1.一种集成电路芯片上料装置，由多个上料单元(I)并联而成，每个上料单元(I)由上料台、第一引脚(5)、第二引脚(6)、第三引脚(7)组成，三个引脚之间以及多个上料单元(I)之间连接有引脚筋(8)，其特征在于:上料台分为左上料台(2)和右上料台(4)两片，分别能够上料一只半导体器件；左上料台(2)与第一引脚(5)电气连接，右上料台(4)与第三引脚⑵电气联接，第一引脚(5)、第三引脚(7)分别能够用作各自上料的半导体器件的阴极，第二引脚(6)能够用作两只半导体器件的公用阳极。2.根据权利要求1所述的集成电路芯片上料装置，其特征在于:所述的上料台所在的平面低于引脚和引脚筋(8)所在的平面lmm-5mm。3.根据权利要求1所述的集成电路芯片上料装置，其特征在于:所述的左上料台(2)和右上料台⑷两片之间有0.5mm-2mm宽的上料台间隙(3)。4.根据权利要求1、2或3所述的集成电路芯片上料装置，其特征在于:所述的上料台、引脚、或两者镀有一层金或银，以增强半导体器件的键合丝与引脚之间的导电能力。5.根据权利要求4所述的集成电路芯片上料装置，其特征在于:所述的上料单元(I)并联而成，多个上料单元(I)之间连接有引脚筋(8)。6.根据权利要求5所述的集成电路芯片上料装置，其特征在于:所述的引脚筋(8)剪掉后，可以成为一个独立的封装二极管成品。
【专利摘要】本发明提供了一种集成电路芯片上料装置，由多个上料单元并联而成，每个上料单元由上料台、第一引脚、第二引脚、第三引脚组成。上料台分为左上料台和右上料台两片，左上料台与第一引脚电气连接，右上料台与第三引脚电气联接，第一引脚、第三引脚分别可用作各自上料的半导体器件的阴极，第二引脚可用作两只半导体器件的公用阳极。三个引脚之间以及多个上料单元之间连接有引脚筋，上料台所在的平面低于引脚和引脚筋所在的平面1mm-5mm。本发明能够实现两只半导体器件共用阳极，这与传统的共用阴极的上料方式不同，满足不同的半导体器件的特殊上料要求，且两只半导体器件封装件的主体互相干扰少。
【IPC分类】H01L21/66
【公开号】CN104952755
【申请号】CN201510315024
【发明人】刘振华, 殷国海
【申请人】江苏杰进微电子科技有限公司
【公开日】2015年9月30日
【申请日】2015年6月10日