光电转换元件的制作方法
【技术领域】
[0001] 本发明涉及光电转换元件。
【背景技术】
[0002] 近年，尤其从地球环境问题的观点出发，将太阳光能直接转换为电能的太阳电池 作为下一代能源的期待急剧提高。在太阳电池中，有使用了化合物半导体或者有机材料的 太阳电池等各种种类的太阳电池，但当前成为主流的是使用了硅晶的太阳电池。
[0003] 现在，制造以及销售最多的太阳电池是在太阳光入射的侧的面即受光面和受光面 的相反侧即背面分别形成了电极的结构的太阳电池。
[0004] 但是，在受光面形成了电极的情况下，由于有电极中的太阳光的反射以及吸收，所 以入射的太阳光的量减少相应于电极的面积的量。因此，也在推进只在背面形成了电极的 太阳电池的开发（例如，参照特表2009-524916号公报（专利文献1))。
[0005] 图22表示在专利文献1中记载的非晶硅/晶硅异质结器件的示意性的剖视图。如 图22所示，在专利文献1中记载的非晶硅/晶硅异质结器件中，在晶硅片101的背面上形 成本征氢化非晶硅过渡层102,在本征氢化非晶硅过渡层102中形成氢化非晶硅的n掺杂区 域103以及p掺杂区域104,在n掺杂区域103上以及p掺杂区域104上具有电极105,在 电极105之间设置有绝缘性的反射层106。
[0006] 在图22所示的专利文献1中记载的非晶硅/晶硅异质结器件中，n掺杂区域103 以及P掺杂区域104使用光刻和/或荫罩工艺（shadowmaskingprocess)来形成（例如， 参照专利文献1的段落[0020]等）。
[0007] 现有技术文献
[0008] 专利文献
[0009] 专利文献1:特表2009-524916号公报
【发明内容】
[0010] 发明要解决的课题
[0011] 但是，在使用光刻来形成n掺杂区域103以及p掺杂区域104的情况下，需要对本 征氢化非晶硅过渡层102通过n掺杂区域103以及p掺杂区域104的蚀刻选择比大的方法 来对n掺杂区域103以及p掺杂区域104进行蚀刻，但在专利文献1中，没有记载这样的蚀 刻选择比大的蚀刻法。
[0012] 此外，由于本征氢化非晶硅过渡层102和n掺杂区域103的叠层体的厚度、以及本 征氢化非晶硅过渡层102和p掺杂区域104的叠层体的厚度为几A~几十nm(专利文献1 的段落[0018])，所以本征氢化非晶硅过渡层102的厚度成为非常薄。这样，留下极其薄的 本征氢化非晶硅过渡层102而对n掺杂区域103以及p掺杂区域104进行蚀刻是极其困难 的。
[0013] 此外，在使用荫罩工艺来形成n掺杂区域103以及P掺杂区域104的情况下，在通 过等离子CVD(化学气相沉积（Chemical Vapor Deposition))法来将n掺杂区域103以及 P掺杂区域104成膜时，通过向掩模背面的气体的蔓延，n掺杂区域103和p掺杂区域104 之间难以分离，所以图案形成精度非常差，因此，需要增大n掺杂区域103和p掺杂区域104 之间的间隔。但是，在增大了 n掺杂区域103和p掺杂区域104之间的间隔的情况下，由于 没有形成n掺杂区域103以及p掺杂区域104中的任一个的区域增大，所以非晶硅/晶硅 异质结器件的转换效率降低。
[0014] 此外，由于与p掺杂区域104的宽度相比n掺杂区域103的宽度被设计得更窄，所 以n掺杂区域103的宽度变窄。因此，在n掺杂区域103上形成的电极105的寄生电阻变 尚。
[0015] 进一步，由于用于在n掺杂区域103上形成的电极105的电极材料和用于在p掺 杂区域104上形成的电极105的电极材料相同，所以不能使用对n掺杂区域103以及p掺 杂区域104分别具有最佳的工作函数的材料，因此，电极105的寄生电阻容易变高。此外， 由于光从电极105间的区域透过，所以转换效率容易降低。
[0016] 鉴于上述的情况，本发明的目的在于，提供一种能够以高的成品率来制造、且特性 高的光电转换元件。
[0017] 用于解决课题的手段
[0018] 本发明是一种光电转换元件，包括：半导体；本征层，在半导体上设置且含有氢化 非晶硅；第一导电型的第一导电型层，覆盖本征层的一部分；第二导电型的第二导电型层， 覆盖本征层的一部分；第一绝缘层，覆盖本征层的一部分；第一电极，在第一导电型层上设 置；以及第二电极，在第二导电型层上设置，第一电极包括与第一导电型层相接的第一下部 电极和在第一下部电极上设置的第一上部电极，第一导电型层的一部分以及第二导电型层 的一部分位于本征层和绝缘层相接的区域的上方。通过设为这样的结构，由于能够在绝缘 层上进行第一导电型层的图案形成，能够降低在第一导电型层的图案形成时半导体以及本 征层受到的损坏，所以能够设为能够以高的成品率来制造、且特性高的光电转换元件。
[0019] 发明效果
[0020] 根据本发明，能够提供一种能够以高的成品率来制造、且特性高的光电转换元件。
【附图说明】
[0021] 图1是实施方式1的异质结型背接触电池的示意性的剖视图。
[0022] 图2是对实施方式1的异质结型背接触电池的制造方法的一例进行图解的示意性 的剖视图。
[0023] 图3是对实施方式1的异质结型背接触电池的制造方法的一例进行图解的示意性 的剖视图。
[0024] 图4是对实施方式1的异质结型背接触电池的制造方法的一例进行图解的示意性 的剖视图。
[0025] 图5是对实施方式1的异质结型背接触电池的制造方法的一例进行图解的示意性 的剖视图。
[0026] 图6是对实施方式1的异质结型背接触电池的制造方法的一例进行图解的示意性 的剖视图。
[0027] 图7是对实施方式1的异质结型背接触电池的制造方法的一例进行图解的示意性 的剖视图。
[0028] 图8是对实施方式1的异质结型背接触电池的制造方法的一例进行图解的示意性 的剖视图。
[0029] 图9是对实施方式1的异质结型背接触电池的制造方法的一例进行图解的示意性 的剖视图。
[0030] 图10是对实施方式1的异质结型背接触电池的制造方法的一例进行图解的示意 性的剖视图。
[0031]图11是对实施方式1的异质结型背接触电池的制造方法的一例进行图解的示意 性的剖视图。
[0032] 图12是对实施方式1的异质结型背接触电池的制造方法的一例进行图解的示意 性的剖视图。
[0033] 图13是对实施方式1的异质结型背接触电池的制造方法的一例进行图解的示意 性的剖视图。
[0034] 图14是对实施方式1的异质结型背接触电池的制造方法的一例进行图解的示意 性的剖视图。
[0035] 图15是对实施方式1的异质结型背接触电池的制造方法的一例进行图解的示意 性的剖视图。
[0036] 图16是对实施方式1的异质结型背接触电池的制造方法的一例进行图解的示意 性的剖视图。
[0037] 图17是实施方式2的异质结型背接触电池的示意性的剖视图。
[0038] 图18是实施方式3的异质结型背接触电池的示意性的剖视图。
[0039] 图19(a)是实施例1的异质结型背接触电池的示意性的剖视图，（b)是沿着（a)的 XIXb-XIXb的示意性的剖视图。
[0040] 图20(a)是实施例2的异质结型背接触电池的示意性的剖视图，（b)是沿着（a)的 XXb-XXb的示意性的剖视图。
[0041] 图21(a)是实施例3的异质结型背接触电池的示意性的剖视图，（b)是沿着（a)的 XXIb-XXIb的示意性的剖视图。
[0042] 图22是在专利文献1中记载的非晶硅/晶硅异质结器件的示意性的剖视图。
[0043] 图23是实施方式4的光电转换模块的结构的概略图。
[0044] 图24是实施方式5的太阳光发电系统的结构的概略图。
[0045] 图25是图24所示的光电转换模块阵列的结构的一例的概略图。
[0046] 图26是实施方式6的太阳光发电系统的结构的概略图。
【具体实施方式】
[0047] 以下，说明本发明的实施方式。另外，在本发明的附图中，设为相同的参照标号表 示相同部分或者相当部分。
[0048] <实施方式1>
[0049] 图1表示作为本发明的光电转换元件的一例的实施方式1的异质结型背接触电池 的示意性的剖视图。实施方式1的异质结型背接触电池包括由n型单晶硅而成的半导体1、 覆盖半导体1的背面的整个面的含有i型的氢化非晶硅的本征层4、覆盖本征层4的背面的 一部分的含有n型的氢化非晶硅的n型层6、覆盖本征层4的背面的一部分的含有p型的氢 化非晶硅的P型层8、覆盖本征层4的背面的一部分的第一绝缘层5。这里，n型层6、p型 层8以及第一绝缘层5相互覆盖半导体1的背面的不同的区域。
[0050] 第一绝缘层5形成为带状。n型层6形成为具有凹部沿着图1的纸面的法线方向 以直线状延伸的槽部6b、和从槽部6b的两侧壁的上端沿着槽部6b的外侧方向伸长的挡板 (flap)部6c的形状。p型层8形成为具有凹部沿着图1的纸面的法线方向以直线状延伸 的槽部8b、和从槽部8b的两侧壁的上端沿着槽部8b的外侧方向伸长的挡板部8c的形状。
[0051] 第一绝缘层5的背面的一部分通过作为n型层6的端部区域的挡板部6c而被覆 盖，第一绝缘层5的背面的其他的一部分通过第二绝缘层7而被覆盖。n型层6的挡板部 6c的背面的一部分通过第二绝缘层7而被覆盖。第二绝缘层7的背面的整个面通过作为p 型层8的端部区域的挡板部8c而被覆盖。
[0052] 以埋设n型层6的槽部6b且覆盖挡板部6c的背面的一部分的方式，设置有与n 型层6相接的第一下部电极91。此外，以埋设p型层8的槽部8b且覆盖挡板部8c的背面 的一部分的方式，设置有与P型层8相接的第二电极10。此外，第一下部电极91还覆盖p 型层8的挡板部8c的背面的一部分。
[0053] 在第一下部电极91上设置有第一上部电极92,由第一下部电极91和第一上部电 极92构成第一电极9。此外，在第一下部电极91和第二电极10之间以及第一上部电极92 和第二电极10之间分别设置有第三绝缘层11。
[0054] n型层6的挡板部6c的外侧的端面即端部6a以及p型层8的挡板部8c的外侧 的端面即端部8a分别位于本征层4和第一绝缘层5相接的区域R2的上方（背面侧）。另 外，本征层4和第一绝缘层5相接的区域R2的宽度W2例如能够设为10 y m以上且300 y m 以下。
[0055] n型层6的端部6a位于第一绝缘层5的背面上，p