半导体装置的制造方法
【技术领域】
[0001]本发明涉及一种半导体装置。
【背景技术】
[0002]在功率变换装置的低耗电化发展过程中，对在功率变换装置中起核心作用的功率器件的低耗电化的期望很高。在该功率器件中，能够根据电导率调制效应实现低导通电压，且能够根据对绝缘栅施加电压容易地控制电流的电压驱动型的绝缘栅双极型晶体管(IGBT:Insulated Gate Bipolar Transistor)的使用趋于稳定。作为该IGBT，众所周知有平面栅型IGBT和沟槽栅型IGBT。
[0003]平面栅型IGBT具有由设置在基板正面上的栅电极构成的MOS栅(由金属-氧化膜-半导体构成的绝缘栅)结构。沟槽栅型IGBT具有在设置于基板正面侧的沟槽的内部埋入作为控制电极起作用的栅电极(以下，称为沟槽栅)而形成的MOS栅结构。就沟槽栅型IGBT而言，由于沿沟槽的两侧壁形成有沟道，所以沟道密度比沿基板正面形成有沟道的平面栅型IGBT大，导通电压低。因此，近年来，沟槽栅型IGBT的应用领域不断增多。
[0004]对于通常的沟槽栅型IGBT的构成，将以在与沟槽排列方向(以下称为宽度方向)垂直的方向(附图的深度方向，以下称为长度方向)延伸的带状的平面布局配置沟槽栅的η沟道型IGBT作为示例进行说明。图7是表示通常的沟槽栅型IGBT的结构的剖面图。图7中示出将通常的沟槽栅型IGBT的沟槽栅沿宽度方向横剖的剖面。如图7所示，在成为P+集电区101的P+半导体基板的正面上层积η _漂移层102而构成的硅基板(半导体芯片)的正面侧(ιΓ漂移层102侧)设置有P层103。
[0005]在P层103的内部选择性地设置有η+发射区104。还设置有始于η+发射区104的表面，沿深度方向贯穿η+发射区104和P层103而到达η _漂移层102的沟槽105。在沟槽105的内部隔着栅绝缘膜106而设置有栅电极107。栅电极107通过覆盖栅电极107的上部的层间绝缘膜108而与发射电极109电绝缘。发射电极109借由设置在层间绝缘膜108的接触孔与后述的P基区111和η+发射区104进行导电接触。
[0006]P层103通过多个沟槽105被分割为设置η+发射区104的ρ区(ρ基区)111和未设置η+发射区104的浮置电位的ρ区(以下称为浮置ρ区)112。浮置ρ区112通过覆盖ρ层103的表面的层间绝缘膜108与发射电极109电绝缘。此外，浮置ρ区112通过与η_漂移层102之间的ρη结而与η_漂移层102电绝缘，并且，通过栅绝缘膜106与栅电极107绝缘。在P+半导体基板的背面设置有集电极110。
[0007]以下，对沟槽栅型IGBT从截止状态转变为导通状态的导通时的动作进行说明。通常，发射电极109处于接地状态或者施加有负电压的状态。集电极110处于施加有正电压的状态。这样，即使在对集电极110施加了比发射电极109高的电压的状态下，当从栅极驱动电路(未图示)经由栅极电阻施加于栅电极107的电压比阈值低时，ρ基区111与η_漂移层102之间的ρη结被反向偏置，因此在发射极-集电极间没有电流流通。即，IGBT维持截止状态。
[0008]另一方面，在从栅极驱动电路经由栅极电阻对栅电极107施加了超过阈值的电压的情况下，在开始在栅电极107积累电荷的同时，ρ基区111的隔着栅绝缘膜106与栅电极107相对的区域反转为η型而形成沟道区。由此，从发射电极109发出的电子通过由η+发射区104和沟道区构成的η型区而注入η_漂移层102。通过将电子注入到η _漂移层102，从而P+集电区101与ιΓ漂移层102之间的ρη结被正向偏置，并从集电极110向ιΓ漂移层102注入空穴(hole)，因此，在发射极-集电极间有电流流通。即，IGBT处于导通状态。在该导通状态的发射电极109与集电极110之间的电压降为导通电压。
[0009]以下，对沟槽栅型IGBT从导通状态转变为截止状态的关断时的工作进行说明。通过将对栅电极107施加的电压(发射电极109与栅电极107之间的电压)设为阈值以下，从而积累于栅电极107的电荷经由栅极电阻向栅极驱动电路放电。此时，由于ρ基区111的反转为η型的部分恢复成ρ型，沟道区消失，所以成为不从发射电极109向η_漂移层102提供电子。由此，也变成为不从集电极110向η_漂移层102提供空穴，因此，积累在η _漂移层102内的电子和空穴分别流向集电极110和发射电极109，或通过复合而消失，从而成为在发射极-集电极间没有电流流通。即，IGBT成为截止状态。
[0010]为了使该沟槽栅型IGBT的导通电压进一步下降而提出了各种结构。例如，已知有具备接近二极管的导通电压的极限特性的被称为IEGT(Inject1n Enhanced Gate BipolarTransistor:注入增强栅双极型晶体管)的IGBT(例如，参照下述专利文献I (图101))。IEGT通过利用绝缘膜将n+发射区和ρ基区的表面的一部分覆盖，而使利用绝缘膜覆盖的部分与发射电极不接触，从而通过减少n+发射区和ρ基区与发射电极的接触面积来提高电子注入增强(IE -1nject1n Enhanced)效果。
[0011]IEGT的工作基本上与上述沟槽栅型IGBT相同，但是，在IEGT中，在n+发射区和ρ基区的表面被绝缘膜覆盖的部分中，积累在P基区附近的η—漂移层的空穴难以流向发射电极，而在该部分蓄积有空穴。因此，IEGT能够将η—漂移层的载流子浓度分布提高到接近二极管的载流子浓度分布的状态，能够将导通电压设置得比通常的沟槽栅型IGBT低。
[0012]然而，对于功率变换装置所使用的功率器件，除了低导通电压以外，还要求高速开关特性，高速开关特性的改善也成为重要的课题之一。在IEGT中，由于难以流向发射电极，所以开关特性比通常的沟槽栅型IGBT差。此外，沟槽栅型IGBT和IEGT由于高密度地配置沟槽栅结构，所以栅极-发射极间的电容也变大。如上所述，在IGBT的开关工作中，需要在从截止状态向导通状态转换时将电荷充电到栅极-发射极间的电容，在从导通状态向截止状态过渡时将积累在栅极-发射极间的电容的电荷放电。
[0013]因此，在栅极-发射极间的电容大的情况下，在开关工作时电荷向栅极-发射极间的电容的充放电时间增大，并且开关损耗也增大，由此，存在功率器件的工作损耗增大的问题。功率器件的工作损耗是由导通电压确定的稳态损耗和开关的导通工作与截止工作时产生的开关损耗的总和。因此，使导致开关损耗的栅极-发射极间的电容减小成为重要的课题。作为解决了这样的问题的IGBT，提出有如图7所示具备通过层间绝缘膜108与发射电极109电绝缘的浮置ρ区112的IGBT(例如，参照下述专利文献2(图1))。
[0014]在下述专利文献2中，通过设置浮置ρ区112，从而在导通状态时从集电极侧注入到η_漂移层102的空穴变得难以流向发射电极109。由此在浮置ρ区112积累空穴，将η_漂移层102的载流子浓度分布提高到接近二极管的载流子浓度分布的状态。此外，在下述专利文献2中，通过不在浮置ρ区112设置不作为控制电极而起作用的沟槽栅结构来降低栅极-发射极间的电容，从而实现充放电时间的缩短和开关损耗的降低。
[0015]此外，作为促进关断时的在芯片周围区域的残留载流子的排出、使关断耐受量得到了提高的IGBT，提出了一种装置，具备:作为半导体基板而形成于分离结构的外侧的周围扩散区；具备形成于元件区内，被绝缘的沟槽栅分割，并在表面部具有发射区的基区，和与发射区及基区连接的发射电极的多个单元结构；与单元结构相邻并作为在表面部与发射电极连接，且不具有发射区的基区的虚拟基区；以及将周围扩散区与发射电极电连接的连接部(例如，参照下述专利文献3)。下述专利文献2、3的IGBT具备被作为控制电极而起作用的沟槽栅夹持的浮置状态的台面区。
[0016]现有技术文献
[0017]专利文献
[0018]专利文献1:日本特开平5-243561号公报
[0019]专利文献2:日本特开2001-308327号公报
[0020]专利文献3:日本特开2006-5248号公报
[0021]非专利文献
[0022]非专利文献1:M.Yamaguchi 等 8 位，IEGT Design Criter1n for ReducingEMI Noise， Proceedings of 2004Internat1nal Symposium on Power SemiconductorDevices&ICs，2004 年 5 月，p.115-118
[0023]非专利文献2:Υ.0nozawa等6 位，Development of the next 1200V trench-gateFS-1GBT featuring lower EMI noise and lower switching loss， Proceedings of the19th Internat1nal Symposium on Power Semiconductor Devices&ICs,(济州岛)，2007年 5 月 27 日-30 日，ρ.13-16
【发明内容】
[0024]技术问题
[0025]然而，报道了作为如上述专利文献I?3所示的具备浮置ρ区112的IGBT共通的问题，导通动作特性具有改善的余地(例如，参照上述非专利文献1、2)。在具备浮置ρ区112的IGBT中，导通动作时在浮置ρ区112积累有过剩的空穴，浮置ρ区112的电位上升。输入电容通过由该电位上升而产生的位移电流(=C*dV/dt,C:栅绝缘膜106的电容(反馈电容)、dV/dt:集电极电压的时间变化率)而被充电，栅极电压升高，因此导通动作时的开关速度变快。通常，通过对栅电极107串联地加入栅极电阻来控制开关速度(集电极电流的电流变化率di/dt)，但是在具备浮置ρ区112的IGBT中，存在即使增大栅极电阻也无法将导通动作时的开关速度减慢为预定值的问题。
[0026]本发明为了解决上述现有技术的问题，目的在于提供一种导通动作时的di/dt控制性高的半导体装置。
[0027]技术方案
[0028]为了解决上述课题，实现本发明的目的，本发明的半导体装置具有如下特征。在第一导电型的第一半导体层上设置有第二导电型的第二半导体层。在上述第二半导体层的相对于上述第一半导体层侧相反一侧的表面层选择性地设置有第一导电型的第三半导体层。在上述第三半导体层的内部选择性地设置有第二导电型的第四半导体层。第一沟槽贯穿上述第三半导体层和上述第四半导体层而到达上述第二半导体层。在上述第二半导体层的相对于上述第一半导体层侧相反一侧的表面层选择性地设