一种深硅刻蚀方法
【技术领域】
[0001]本发明涉及半导体制造领域，尤其涉及一种深硅刻蚀方法。
【背景技术】
[0002]刻蚀工艺是指在制造半导体器件过程中采用化学溶液或腐蚀性气体或等离子体除去晶圆内或晶圆表面膜层中不需要的部分的工艺。通常主要用化学溶液进行刻蚀的方法为湿法刻蚀，采用腐蚀性气体或等离子体进行刻蚀的方法为干法刻蚀。目前，可以使电路图形变得更精细的干法刻蚀得到越来越广泛的使用。
[0003]湿法刻蚀中，用强酸的化学反应进行各向同性刻蚀，即使被掩膜覆盖的部分也可以被刻蚀。相反，干法刻蚀用反应离子刻蚀，其中，用例如等离子态的卤素的腐蚀性化学气体和等离子态离子进行刻蚀。因此，干法刻蚀可以实现只在晶圆上按垂直方向进行刻蚀的各向异性刻蚀，所以，干法刻蚀适用于要求高精度的精细工艺，例如，适用于甚大规模集成电路(VLSI)工艺。
[0004]传统的等离子处理装置包含导入处理气体的反应腔室，所述反应腔室内配置有由一对上部电极和下部电极组成的平行平板电极。在将处理气体导入反应腔室内的同时，在下部电极上施加高频电压，在电极间形成高频电场，在高频电场的作用下形成处理气体的等离子体。
[0005]现有技术的深硅通孔刻蚀主要包括制造硅通孔或者沟槽。其中，在从光刻胶的图形转移到硬掩膜的图形过程中，要保证被转移到硬掩膜上的图形不会变形就要保证在刻蚀硬掩膜的过程中不会发生侧壁刻蚀，也不会最终造成尺寸偏移。为了足够的刻蚀速率，还要避免深娃通孔刻蚀成为等方向性刻蚀(isotropic etch)。在器件精度要求越来越高的趋势下，上述两个要求通常不能被兼顾。通常出现的问题包括刻蚀中侧壁出现弧形轮廓线，使得刻蚀所得的线条尺寸与掩膜所定义的线条尺寸出现很大的关键尺寸偏移(CD shift)。
[0006]因此，业内需要一种深硅通孔刻蚀机制，能够保证刻蚀形貌，又能够保持较高刻蚀速率。
【发明内容】
[0007]针对【背景技术】中的上述问题，本发明提出了一种深硅刻蚀方法。
[0008]本发明提供了一种深硅刻蚀方法，其中，所述刻蚀方法包括如下步骤:
[0009]非等向性刻蚀步骤，提供第一反应气体在等离子体作用下对硅材料层进行刻蚀，并刻蚀至一定深度，以露出一刻蚀界面，所述刻蚀界面包括侧壁，所述第一反应气体包括刻蚀气体和侧壁保护气体，所述侧壁保护气体用于补偿所述刻蚀气体对该侧壁在横向方向上的刻蚀作用；
[0010]侧壁保护步骤，提供第二反应气体，在等离子体作用下，在所述刻蚀界面的侧壁形成侧壁保护层，附着在所述刻蚀界面的侧壁表面，所述第二反应气体包括侧壁保护气体；[0011 ] 交替循环所述非等向性刻蚀步骤和侧壁保护步骤，直到刻蚀到达目标深度。
[0012]进一步地，所述非等向性刻蚀步骤和侧壁保护步骤的执行时间比为大于5:1。
[0013]进一步地，所述非等向性刻蚀步骤和侧壁保护步骤的执行时间比为大于5:1，小于
20:1ο
[0014]进一步地，所述第一反应气体包括的刻蚀气体为SF6。
[0015]进一步地，所述第一反应气体包括的侧壁保护气体包括C4F8、02、SiF4。
[0016]进一步地，所述第一反应气体中的刻蚀气体和侧壁保护气体的比例为4:1至2:100
[0017]进一步地,所述第一反应气体包括的侧壁保护气体包括C4F8或者02。
[0018]进一步地，所述硅材料层上面还设置有掩膜层或者光刻胶层。
[0019]进一步地，交替循环所述非等向性刻蚀步骤和侧壁保护步骤，直到刻蚀到达目标深度以形成硅通孔或者沟槽。
[0020]进一步地，所述刻蚀方法在电感耦合型等离子体刻蚀腔室中进行。
[0021 ] 执行本发明的深硅刻蚀方法所得到的硅通孔/硅沟槽深度深，并且其从上到下横向宽度都趋于一致，并未出现现有技术的侧壁呈现波浪形或者侧壁呈现锥形的问题。并且，本发明在兼顾硅通孔/硅沟槽形貌的同时，保持了较高的刻蚀速度。
【附图说明】
[0022]图1是电感耦合型等离子体处理腔室的结构示意图；
[0023]图2是现有技术的非博世深硅刻蚀通孔/沟槽的形貌示意图；
[0024]图3a?3c是现有技术的博世深硅刻蚀通孔/沟槽的工艺步骤流程图；
[0025]图4a?4d是根据本发明一个具体实施例的深硅刻蚀方法的工艺步骤流程图；
[0026]图5是根据本发明一个具体实施例的深硅刻蚀方法所制造的通孔/沟槽的形貌示意图。
【具体实施方式】
[0027]以下结合附图，对本发明的【具体实施方式】进行说明。
[0028]深孔硅刻蚀一般是在电感耦合型等离子体刻蚀腔室中进行。图1是电感耦合型等离子体处理腔室的结构示意图。电感耦合等离子体处理装置100包括金属侧壁102和绝缘顶板104，构成一个气密的真空封闭壳体，并且由抽真空泵(未示出)抽真空。所述绝缘顶板104仅作为示例，也可以采用其它的顶板样式，比如穹顶形状的，带有绝缘材料窗口的金属顶板等。基座106包括一静电夹盘(未示出)，所述静电夹盘上放置着待处理的基片W。偏置功率被施加到所述静电夹盘上，以产生对基片W的夹持力。射频电源108的射频功率被施加到位于绝缘顶板104上的射频功率发射装置上。其中，在本实施例中，所述射频发射装置包括射频线圈110。处理气体从气源经过管线被供应到反应腔内，以点燃并维持等离子，从而在基片W上进行深硅刻蚀制程。优选地，处理气体从气体注入口 112进入腔室。
[0029]现有技术的深硅刻蚀机制通常包括两种，其一是普通深硅刻蚀，也就是非博世(Non-Bosch process)深娃刻蚀。图2是现有技术的非博世深娃刻蚀通孔/沟槽的形貌示意图。非博世深硅刻蚀是同时通入反应气体和侧壁保护气体，从而同时进行刻蚀和侧壁保护步骤。由于同时进行刻蚀和侧壁保护步骤，非博世深硅刻蚀的刻蚀速度很快，而且不会出现博世制程的侧壁呈现波浪状的形貌。但是，非博世深硅刻蚀的缺点也十分明显，如图2所示，其以掩膜层202为掩膜对硅基底204进行刻蚀，最后制成的硅通孔或者硅沟槽200会呈现锥形，上部分的开口较大，随着硅通孔或者硅沟槽的垂直延伸，开口越来越小。
[0030]现有技术的深硅刻蚀机制的另一种用得较多的是博世工艺，博世工艺(Boschprocess)可切换地单独实施刻蚀步骤和侧壁保护步骤，循环实施刻蚀步骤和侧壁保护步骤以达到刻蚀深度。图3是现有技术的博世深硅刻蚀通孔/沟槽的工艺步骤流程图，如图3a所示，首先执行刻蚀步骤，以掩膜层302为掩膜，对硅衬底304进行刻蚀，以得到开口 306。接下来执行侧壁保护步骤，如图3b所示，在掩膜层302的上方以及刻蚀界面的侧壁沉积侧壁保护层308。然后继续执行刻蚀步骤，如图3c所示形成深度更深的刻蚀界面，如图3c所示，博世刻蚀方法会在刻蚀界面的侧壁形成波浪状的形貌，最后形成的深孔(硅通孔或者硅沟槽)也会是波浪状的形貌，并且，其刻蚀效率也很低下。
[0031]为了解决上述问题，本发明提出了一种深硅刻蚀方法。图4a?4d是根据本发明一个具体实施例的深硅刻蚀方法的工艺步骤流程图。下面结合附图4a?4d对本发明提供的深硅刻蚀方法进行详细介绍，其包括如下步骤。
[0032]如图4a所示，首先执行非等向性刻蚀步骤，提供第一反应气体在等离子体作