424在绝缘体层1404处终止。
[0050]图15是在随后的将PFET侧的SOI层(见图12的1206B)转化为SiGe的处理步骤之后的半导体结构1500，因而在PFET侧1522形成SiGe层1508。在实施例中，可以用退火处理执行对SOI层的转化。在实施例中，以范围从大约30秒钟到大约20分钟的持续时间、范围从大约1000摄氏度到大约1100摄氏度的处理温度来执行退火。所述持续时间可以比图7的实施例中使用的持续时间短，因为转化的SOI层的部分非常薄(在一些情况下，范围从大约5纳米到大约15纳米)。
[0051]图16是在随后的将绝缘体材料1616沉积到间隙中的处理步骤之后的半导体结构1600。在替代实施例中，共形氮化物层(诸如氮化硅层)可以沉积到间隙中，与图4B中示出的相似。
[0052]图17是在随后的鳍形成的处理步骤之后的根据本发明的替代实施例的半导体结构。结构1700与图9的结构900相似，除了 NFET侧1720的鳍1726的高度Hl与PFET侧1722的鳍1728的高度H2不相等。在一些实施例中，Hl的范围从大约70纳米到大约150纳米，而H2的范围比Hl的值大大约10纳米到大约20纳米。在实施例中，NFET和PFET之间的隔离的宽度W的范围可以从大约10纳米到大约50纳米。因此结构1700包括NFET和PFET的CMOS对，其中NFET的鳍由第一材料构成，而PFET的鳍由第二材料构成，并且所述器件具有NFET和PFET之间的窄的隔离区。通过对所述鳍(因而对每个晶体管的沟道)使用两种不同的材料，器件性能可以通过使用增强NFET中的电子的载流子迀移率的一种材料并且使用增强PFET中的空穴的载流子迀移率的一种不同的材料来优化。注意到，尽管在图17的结构1700中，PFET鳍1728比NFET鳍1726高，但是在其它实施例中，NFET鳍1726可以比PFET鳍1728高。
[0053]图18是表示本发明的实施例的处理步骤的流程图1800。在处理步骤1850中，在绝缘体上硅(SOI)结构上形成锗硅(SiGe)层(见图1中的108)。在处理步骤1852中，在半导体结构中形成间隙(见图3的324)。在处理步骤1854中，从结构的NFET侧去除SiGe (见图5的500)。在处理步骤1856中，PFET侧的绝缘体上硅部分转化为SiGe (见图7的708)。在处理步骤1858中，为NFET和PFET形成鳍(见图9的900)。
[0054]图19是表示本发明的替代实施例的处理步骤的流程图1900。在处理步骤1950中，在结构的PFET侧形成绝缘体上硅凹进(见图12的1200)。在处理步骤1952中，在结构的PFET侧形成外延锗硅(SiGe)区(见图13的1308)。在处理步骤1954中，在半导体结构中形成间隙(见图14的1424)。在处理步骤1956中，在PFET侧的绝缘体上硅部分转化为SiGe (见图15的1508)。在处理步骤1958中，为NFET和PFET形成鳍(见图17的1700)。
[0055]尽管已经就某些优选的实施例示出并描述了本发明，但是在阅读并理解了本说明书和附图后，本领域技术人员将能做出某些等同的变更和修改。例如，尽管已经为SOI实施例说明了各种细节，但是其它实施例可以利用体半导体结构而不用介于中间的BOX层。特别是关于由上述组件(装配、器件、电路等等)执行的各种功能，除非有其他指示，否则用于说明这样的组件的术语(包括提到“装置”)旨在与执行所描述的组件的具体功能(即，功能等同)的任何组件对应，即使与执行此处例示的本发明的示例性实施例中的功能的所公开的结构在结构上是不等同的。另外，尽管可能仅是关于几个实施例中的一个公开了本发明的特定特征，但是如果这样的特征可能对于任何给定的或特定的应用是期望的和有优势的，这样的特征可以与其它实施例的一个或多个特征组合。
【主权项】
1.一种形成半导体结构的方法，包括: 形成第一半导体层； 形成第二半导体层； 在所述半导体结构中形成间隙以形成所述半导体结构的NFET侧和所述半导体结构的PFET侧，其中所述NFET侧与所述PFET侧通过所述间隙隔开； 从所述半导体结构的所述NFET侧去除所述第二半导体层；以及在NFET侧的所述第一半导体层中形成多个鳍，并且在PFET侧的所述第二半导体层中形成多个鳍。2.根据权利要求1所述的方法，其中在所述半导体结构中形成间隙包括: 在所述半导体结构上沉积混合抗蚀剂层； 图形化所述混合抗蚀剂层以在所述混合抗蚀剂层中形成间隙； 执行蚀刻以在所述半导体结构中形成置于所述混合抗蚀剂层中的间隙下面的腔。3.根据权利要求1所述的方法，还包括将绝缘体沉积到所述间隙中。4.根据权利要求3所述的方法，其中将绝缘体沉积到所述间隙中包括沉积可流动的氧化物。5.根据权利要求1所述的方法，其中形成第一半导体层包括形成硅层。6.根据权利要求5所述的方法，其中形成第二半导体层包括形成锗硅层。7.根据权利要求6所述的方法，还包括使用退火处理将所述半导体结构的PFET侧的硅层转化为锗硅。8.根据权利要求6所述的方法，还包括使用热氧化处理将所述半导体结构的PFET侧的硅层转化为锗硅。9.一种形成半导体结构的方法，包括: 在置于埋入氧化物(BOX)层上的绝缘体上硅(SOI)层的PFET侧形成凹进，其中所述BOX层置于半导体衬底上，且其中所述凹进部分地延伸到所述SOI层中，由此在所述SOI层的所述PFET侧形成所述SOI层的凹进后的部分，并且在所述SOI层的NFET侧形成未凹进的部分； 在所述半导体结构中形成间隙，其中所述NFET侧与所述PFET侧通过所述间隙隔开； 在所述SOI层的凹进后的部分上生长外延锗硅(SiGe)层； 将在所述PFET侧的SOI层转化为SiGe ;以及 在所述NFET侧的SOI层中形成多个鳍并且在所述PFET侧的所述SiGe层中形成多个鳍。10.根据权利要求9所述的方法，其中在所述半导体结构中形成间隙包括: 在所述半导体结构上沉积混合抗蚀剂层； 图形化抗蚀剂以在所述混合抗蚀剂层中形成间隙； 执行蚀刻以在所述半导体结构中形成置于所述混合抗蚀剂层中的间隙下面的腔，其中所述腔延伸到所述BOX层。11.根据权利要求10所述的方法，还包括将SiGe层凹进到与所述NFET侧的所述SOI层齐平的水平。12.根据权利要求10所述的方法，还包括将SiGe层凹进到在所述NFET侧的所述SOI层上方大约10纳米到大约20纳米的水平。13.根据权利要求10所述的方法，还包括将绝缘体沉积到所述间隙中。14.根据权利要求13所述的方法，其中将绝缘体沉积到所述间隙中包括沉积可流动的氧化物。15.—种半导体结构，包括: 半导体衬底，包括第一半导体材料和第二半导体材料； 由所述第一半导体材料构成的第一组鳍，置于所述半导体结构的第一侧； 由所述第二半导体材料构成的第二组鳍，置于所述半导体结构的第二侧； 置于所述半导体结构的所述第一侧和所述半导体结构的所述第二侧之间的绝缘体区，其中所述绝缘体区具有范围从大约10纳米到大约50纳米的宽度。16.根据权利要求15所述的结构，其中所述第一半导体材料包括硅，而其中所述第二半导体材料包括锗硅(SiGe)。17.根据权利要求15所述的结构，其中所述第一组鳍具有第一高度而所述第二组鳍具有第二高度，并且其中所述第一高度等于所述第二高度。18.根据权利要求15所述的结构，其中所述第一组鳍具有第一高度而所述第二组鳍具有第二高度，并且其中所述第一高度小于所述第二高度。19.根据权利要求15所述的结构，其中所述绝缘体区由氧化硅构成。20.根据权利要求15所述的结构，其中所述绝缘体区由氮化硅构成。
【专利摘要】一种形成CMOS场效应晶体管的改进的结构和方法。在实施例中，在半导体结构的PFET侧形成锗硅(SiGe)，而硅置于半导体结构的NFET侧。在PFET和NFET之间形成窄的隔离区。NFET鳍由硅构成而PFET鳍由锗硅构成。
【IPC分类】H01L27/12, H01L21/8238
【公开号】CN105144366
【申请号】CN201480023489
【发明人】程慷果, B·B.·多丽丝, S·J·福尔摩斯, A·克哈基弗尔鲁茨
【申请人】国际商业机器公司
【公开日】2015年12月9日
【申请日】2014年10月14日
【公告号】US20150145048, WO2015074468A1