制造半导体器件的方法
【技术领域】
[0001] 本发明构思设及制造半导体器件的方法。
【背景技术】
[0002] 近来，经常使用金属栅极来代替多晶娃栅极W改善半导体器件的特性。金属栅极 可W通过置换金属栅极工艺制造。典型的置换金属栅极工艺包括进行蚀刻、沉积和抛光操 作。
【发明内容】
[0003] 根据本发明构思的一方面，提供一种制造半导体器件的方法，该方法包括：在衬底 上形成具有彼此间隔开的第一沟槽和第二沟槽的金属层间电介质层，从而每个沟槽具有侧 部和底部；沿着第一沟槽的侧部和底部形成第一电介质层；沿着第二沟槽的侧部和底部形 成第二电介质层；分别在第一电介质层和第二电介质层上形成第一下导电层和第二下导电 层；分别在第一下导电层和第二下导电层上形成第一覆盖层和第二覆盖层；在已经形成第 一覆盖层和第二覆盖层之后，进行热处理；在进行热处理之后，去除第一覆盖层和第二覆盖 层W及第一下导电层和第二下导电层；W及分别在第一电介质层和第二电介质层上形成第 一金属栅极结构和第二金属栅极结构。
[0004] 根据本发明构思的另一方面，提供一种制造半导体器件的方法，该方法包括：在 衬底上形成包括沟槽的金属层间电介质层，从而该沟槽具有侧部和底部；沿着沟槽的侧部 和底部形成电介质层；在电介质层上顺序地形成下导电层和覆盖娃层；在形成覆盖娃层之 后，进行热处理；在进行热处理之后，去除下导电层和覆盖娃层；W及在电介质层上形成包 括P型功函数调整图案和N型功函数调整图案的金属栅极结构。
[0005] 根据本发明构思的另一方面，提供一种制造半导体器件的方法，该方法包括：在衬 底上形成具有彼此间隔开的第一沟槽和第二沟槽的金属层间电介质层，从而每个沟槽具有 侧部和底部；沿着第一沟槽的侧部和底部形成第一电介质层；沿着第二沟槽的侧部和底部 形成第二电介质层；分别在第一和第二电介质层上形成第一和第二金属栅极结构，其中形 成第一金属栅极结构包括在第一电介质层上形成第一TiN层至第一厚度W及直接在第一 TiN层上形成第一N型功函数调整层，其中形成第二金属栅极结构包括：在第二电介质层上 形成第二TiN层至不同于第一厚度的第二厚度；直接在第二TiN层上形成第=TiN层至不 同于第二厚度的第=厚度；W及在第=TiN层上形成第二N型功函数调整层。
[0006] 根据本发明构思的另一方面，提供一种制造半导体器件的方法，该方法从形成W 下的结构开始，该结构包括半导体衬底、在半导体衬底上的层间电介质层W及在半导体衬 底上的娃氧化物的界面层，其中该结构具有穿过层间电介质层的至少一个沟槽，其中所述 至少一个沟槽的每个具有侧部和底部，界面层设置在半导体衬底上在所述至少一个沟槽的 底部。随后，高k电介质层共形地形成在所述结构上，使得高k电介质层沿着限定每个所述 至少一个沟槽的侧部的表面W及沿着界面层延伸；在高k电介质层上共形地形成导电层， 使得导电层也沿着限定每个所述至少一个沟槽的侧部的表面W及沿着界面层延伸。然后， 通过在导电层上形成覆盖材料，覆盖导电层和界面层。接着，热处理所述结构；W及在热处 理之后，去除覆盖材料和导电层。随后，在每个沟槽中形成至少一个功函数调整图案和金属 栅电极。
【附图说明】
[0007] 本发明构思的W上和其它的特征W及优点将参照W下结合附图进行的优选实施 方式的详细描述而变得更加明显，在附图中：
[0008] 图1、2、3、4、5、6、7、8和9每个是半导体器件在其制造期间的截面图，一起示出根 据本发明构思的制造半导体器件的方法的第一实施方式。
[0009] 图10、11、12、13和14每个是半导体器件在其制造期间的截面图，用于示出根据本 发明构思的制造半导体器件的方法的第二实施方式。
[0010] 图15是半导体器件在其制造期间的截面图，用于示出根据本发明构思的制造半 导体器件的方法的第=实施方式。
[0011] 图16至19示出根据本发明构思的制造半导体器件的方法的第四实施方式的中间 操作，其中图16、17和18每个是透视图，图19是沿图18的线A-A和B-B截取的截面图。
[0012] 图20是连接到主机的包括已经根据本发明构思的方法制造的半导体器件的存储 卡的方框图。
[0013] 图21是包括已经根据本发明构思制造的半导体器件的信息处理系统的方框图。
[0014] 图22是包括已经根据本发明构思制造的半导体器件的电子装置的方框图。
【具体实施方式】
[0015] 通过参照W下对优选实施方式的详细描述和附图，本发明构思的优点和特征W及 实现其的方法可W被更容易地理解。然而，本发明构思可WW许多不同的形式实现，而不应 被解释为限于运里阐述的实施方式。而是，提供运些实施方式使得本公开将全面和完整，并 将向本领域技术人员全面传达本发明构思的原理，本发明构思将仅由权利要求限定。相同 的附图标记在整个说明书中指代相同的元件。
[0016] 运里使用的术语仅是为了描述特定实施方式的目的，而不意欲限制本发明构思。 如运里所用的，单数形式"一"、"一个"和"该"也旨在包括复数形式，除非上下文另外清楚地 表示。还将理解，当在本说明书中使用时，术语"包括"和/或"包含"指定所述特征、整数、 步骤、操作、元件和/或部件的存在，但是不排除一个或多个其它特征、整数、步骤、操作、元 件、部件和/或其组的存在或添加。
[0017] 将理解，当一元件或层被称为在另一元件或层"上"、"沿"另一元件或层延伸、"连 接到"或"联接到"另一元件或层时，它可W直接在所述另一元件或层上、直接在所述另一 元件或层上延伸、直接连接或联接到所述另一元件或层，或者可W存在居间的元件或层。相 反，当一元件被称为"直接在"另一元件或层"上"、"直接沿"另一元件或层延伸、或者被称为 "直接连接接到"或"直接联接到"另一元件或层时，则没有居间的元件或层存在。如运里所 用的，术语"和/或"包括一个或多个相关列举项目的任意和所有组合。
[0018] 将理解，尽管运里可W使用术语第一、第二等来描述各种元件、部件、区域、层和/ 或部分，但是运些元件、部件、区域、层和/或部分不应受运些术语限制。运些术语仅用于将 一个元件、部件、区域、层或部分与另一区域、层或部分区别开。因而，W下讨论的第一元件、 部件、区域、层或部分可W被称为第二元件、部件、区域、层或部分，而没有背离本发明构思 的教导。
[0019] 为了便于描述，运里可W使用空间关系术语诸如"在……下面"、"在……W下"、 "下"、"在……之下"、"在……上方"、"上"等来描述一个元件或特征与另一个（些）元件或特 征的如附图所示的关系。将理解，空间关系术语旨在涵盖除了附图所示的取向之外器件在 使用或操作中的不同取向。例如，如果附图中的器件被翻转，则被描述为在其它元件或特征 下"或"下面"的元件将会取向为在其它元件或特征"之上"。因而，示范性术语"在…… 下面"能够涵盖之上和之下两种取向。器件可W另外地取向（旋转90度或在其它取向）， 运里使用的空间关系描述语被相应地解释。
[0020] 运里参照截面图描述了实施方式，运些截面图是理想化的实施方式（和中间结 构）的示意图示。因而，由例如制造技术和/或公差引起的图示形状的偏离是可预期的。因 此，运些实施方式不应被解释为限于运里示出的区域的特定形状，而是将包括例如由制造 引起的形状偏差。例如，被示出为矩形的注入区将通常具有在其边缘处的圆化或弯曲的特 征和/或注入浓度的梯度，而不是从注入区到非注入区的二元变化。类似地，通过注入形成 的埋入区可W导致在埋入区与通过其发生注入的表面之间的区域中的一些注入。因此，附 图中示出的区域在本质上是示意性的，它们的形状不旨在示出器件的区域的实际形状，并 且不旨在限制本发明构思的范围。
[0021] 除非另外地限定，运里使用的所有术语（包括技术术语和科学术语）都具有与本 发明构思所属的领域中的普通技术人员通常理解的相同的含义。还将理解的是，术语（诸 如在通用字典中限定的那些）应被解释为具有与它们在相关领域的背景中和本说明书中 的含义一致的含义，而不应被解释为理想化或过度形式化的含义，除非运里明确地如此限 定。
[0022] 在下文，将参照图1至图9描述根据本发明构思的制造半导体器件的方法的第一 实施方式。但是，注意，在图1至图9中，为了简化起见，没有示出源/漏区、器件隔离层诸 如浅沟槽隔离（STI)W及牺牲栅侧壁。
[0023] 参照图1，衬底100可W包括第一区域I和第二区域II。第一区域I和第二区域 II可W彼此间隔开或可W彼此邮连。
[0024] 第一区域I可W是NMOS区域，第二区域II可W是PMOS区域。 阳0巧]衬底100可W是体娃化U化silicon)或绝缘体上娃（SOI)。衬底100可W是纯娃 衬底或可W包含其它材料诸如错、娃错、錬化铜、蹄化铅、神化铜、憐化铜、神化嫁W及錬化 嫁，但是衬底不限于运些示例。
[00%] 第一虚设栅极电介质层212和第一虚设栅极217形成在衬底100的第一区域I上。 第二虚设栅极电介质层312和第二虚设栅极317形成在衬底100的第二区域II上。第一 虚设栅极电介质层212设置在衬底100和第一虚设栅极217之间，第二虚设栅极电介质层 312设置在衬底100和第二