的杂质量设为与部分4b在Z方向上并列的η型半导体区域2的部分2a的第一导电型的杂质量的0.9倍以下。
[0078]其原因在于:在部分4b的第二导电型的杂质量超过部分2a的第一导电型的杂质量的0.9倍的情况下，η型半导体区域2的导通电阻会增加。
[0079]另外，较理想为η支柱区域3的Ζ方向上的尺寸在X方向上递减，ρ支柱区域4的Ζ方向上的尺寸在X方向上递增。通过采用该构成，可在半导体装置100为接通状态时流通更多电流。
[0080]其原因如下所述。
[0081]在对栅极电极9施加阈值以上的电压，使半导体装置100变为接通状态时，使电流流出至漏极电极10与源极电极11之间。随此，漏极电极10与源极电极11之间的电压增大。而且，因漏极电极10与源极电极11之间的电压而导致空乏层自η型半导体区域2以及η支柱区域3、与ρ支柱区域4间的ρη接面扩展。通过空乏层的扩展，而使η型半导体区域2以及η支柱区域3中的电流路径变窄。此时，空乏层越扩展，η支柱区域3中的电流路径变得越狭窄，饱和电流变得越小。比源极电极11侧而言，空乏层更容易在漏极电极10侧扩展。尤其是，本实施方式中，由于P支柱区域4的一部分设置在第一导电型的杂质浓度比低的η型半导体区域2，所以η型半导体区域2中的空乏层容易扩展。
[0082]然而，如本实施方式般，通过缩短部分4b的Z方向上的尺寸，而可增长部分2a的Z方向上的尺寸。其结果，与部分4a的Z方向上的尺寸与部分4b的Z方向上的尺寸相等的情形相比，可扩宽半导体装置100为接通状态时的η型半导体区域2中的电流路径的宽度，可增大饱和电流。
[0083]此外，各半导体区域的载流子密度以及尺寸例如可使用SCM (ScanningCapacitance Microscopy，扫描式静电电容显微镜)而确认。
[0084]例如，通过使用SCM调查图1所表示的A-A’线上的载流子分布，而可调查A_A’线上的部分4a的Z方向的中心部分的载流子密度、部分3a的Z方向的中心部分的载流子密度、部分4a的Z方向上的尺寸、以及部分3a的Z方向上的尺寸。
[0085]同样地，例如，通过使用SCM调查图1所表示的B-B’线上的载流子分布，而可调查B-B’线上的部分4b的Z方向的中心部分的载流子密度、部分2a的Z方向的中心部分的载流子密度、部分4b的Z方向上的尺寸、以及部分2a的Z方向上的尺寸。
[0086](第二实施方式)
[0087]使用图3对本发明的第二实施方式进行说明。
[0088]图3是表示第二实施方式的半导体装置200的一部分的立体剖视图。
[0089]在以下的各实施方式的说明中，对与第一实施方式具有相同的构造或者功能的部分省略说明，主要对与第一实施方式不同的部分进行说明。
[0090]第一实施方式是通过使η支柱区域3的Ζ方向上的尺寸、以及ρ支柱区域4的Ζ方向上的尺寸在X方向上变化，而使各区域的杂质量在X方向上变化。
[0091]相对于此，本实施方式是通过使η支柱区域3的杂质浓度、以及ρ支柱区域4的杂质浓度在X方向上变化，而使各区域的杂质量在X方向上变化。
[0092]η支柱区域3的Ζ方向上的尺寸在X方向上为固定。即，η支柱区域3的下部的Ζ方向上的尺寸与η支柱区域3的上部的Ζ方向上的尺寸相等。
[0093]同样地，ρ支柱区域4的Ζ方向上的尺寸也在X方向上为固定。因此，部分4a的Ζ方向上的尺寸与部分4b的Z方向上的尺寸相等。
[0094]部分4a的第二导电型的杂质浓度比部分4b的第二导电型的杂质浓度高。
[0095]部分4a的第二导电型的杂质浓度比部分3a的第一导电型的杂质浓度高。而且，部分4a的Z方向上的尺寸与部分3a的Z方向上的尺寸相等。因此，部分4a的第二导电型的杂质量比与部分4a在Z方向上并列的η支柱区域3的部分3a的第一导电型的杂质量大。
[0096]部分4b的第二导电型的杂质浓度比部分2a的第一导电型的杂质浓度低。而且，部分4b的第二导电型的杂质量比与部分4b在Z方向上并列的缓冲区域的部分2a的第一导电型的杂质量小。
[0097]若以其他方式表示图3所示的例，则为在部分4a位于Z方向的中心的部分的第二导电型的载流子密度比在部分3a位于Z方向的中心的部分的第一导电型的载流子密度高。部分4a的Z方向上的尺寸与部分3a的Z方向上的尺寸相等。
[0098]另外，在部分4b位于Z方向的中心的部分的第二导电型的载流子密度比在部分2a位于Z方向的中心的部分的第一导电型的载流子密度低。部分4b的Z方向上的尺寸与部分2a的Z方向上的尺寸相等。
[0099]Α-Α’为通过η支柱区域3的Ζ方向的中心的线。Β_Β’为通过ρ支柱区域4的Ζ方向的中心的线。
[0100]所述各部分的Ζ方向上的尺寸也可包含制造上的不均。
[0101]通过所述构成，对于半导体装置可与第一实施方式同样地抑制导通电阻的增加，并且使耐压提升。
[0102]各半导体区域的载流子密度以及尺寸是与第一实施方式同样地例如可使用SCM(扫描式静电电容显微镜)来确认。
[0103]例如，对在图3所表示的半导体装置200，通过使用SCM调查Α-Α’线上的载流子分布以及Β-Β’线上的载流子分布，而可调查各者的线分上的各半导体区域的载流子密度以及尺寸。
[0104](变化例)
[0105]继而，使用图4对第二实施方式的变化例进行说明。
[0106]图4是表示第二实施方式的变化例的半导体装置250的一部分的立体剖视图。
[0107]在本变化例中，η支柱区域3包含部分3a与部分3b。部分3a设置在比部分3b更靠X方向侧。即，部分3b设置在部分3a与η型半导体区域2之间。部分3a的第一导电型的杂质浓度比部分3b的第一导电型的杂质浓度高。
[0108]ρ支柱区域4包含部分4a、部分4b、以及部分4c。部分4a与部分3a在Z方向上并列。部分4c与部分3b在Z方向上并列。部分4b与η型半导体区域2中的部分2a在Z方向上并列。部分4a的第二导电型的杂质浓度比部分4c的第二导电型的杂质浓度高。
[0109]部分4a的第二导电型的杂质浓度比部分3a的第一导电型的杂质浓度高。而且，部分4a的Z方向上的尺寸与部分3a的Z方向上的尺寸相等。因此，部分4a中的第二导电型的杂质量比与部分4a在Z方向上并列的η支柱区域3的部分3a中的第一导电型的杂质量大。
[0110]部分4c的第二导电型的杂质浓度比部分3b的第一导电型的杂质浓度高。而且，部分4c的Z方向上的尺寸与部分3b的Z方向上的尺寸相等。因此，部分4c中的第二导电型的杂质量比与部分4c在Z方向上并列的η支柱区域3的部分3a中的第一导电型的杂质量大。然而，部分4c中的第二导电型的杂质量、与部分3a中的第一导电型的杂质量的差比部分4a中的第二导电型的杂质量、与部分3a中的第一导电型的杂质量的差小。
[0111]另一方面，部分4b中的第二导电型的杂质量比与部分4b在Z方向上并列的缓冲区域的部分2a中的第一导电型的杂质量小。
[0112]在本变化例中，也与第一实施方式同样地，对半导体装置可抑制导通电阻的增加，并且可使耐压提升。
[0113]此外，半