时，它可以是两个层之间的唯一层，或者也可以存在一个或更多个中间层。
[0056]这里使用的术语仅出于描述具体实施例的目的，且不意图限制本发明构思。如这里使用的，除非上下文另外清楚地指示，否则单数形式也意图包括复数形式。如这里使用的，术语“和/或”包括一个或更多个相关所列项的任意和全部组合。当在一系列元件之后时，诸如“......中的至少一个(种)”的表述修饰整个系列的元件，而不是修饰该系列中的单个元件。
[0057]将理解的是，当元件或层称为“连接到”、“结合到”或“邻近于”另一元件或层时，它可以直接在所述另一元件或层上、直接连接到、直接结合到或直接邻近于所述另一元件或层，或者可以存在一个或更多个中间元件或层。当元件或层被称为“直接连接到”、“直接结合到”或“紧邻于”另一元件或层时，不存在中间元件或层。
[0058]如这里使用的，术语“基本”、“大约”和类似术语被用作近似的术语，而不被用作程度的术语，并意图为本领域的普通技术人员将认识到的测量值或计算值的内在变化做出解释。
[0059]当在本说明书中使用时，术语“包括”、“包含”和/或其变形可以说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件和/或组件。
[0060]将理解的是，当元件被称为“在”另一元件“上”、“在”另一元件“上方”、“位于”另一元件“上”、“位于”另一元件“上方”、“沉积在”另一元件“上”或“沉积在”另一元件“上方”时，它可以直接在所述另一元件上或上方，或者也可以存在中间元件。此外，当描述本发明的实施例时，使用“可以”指示“本发明的一个或更多个实施例”。
[0061]在下文中，将参照图1至图3来描述本发明的第一实施例。
[0062]图1是示出根据本发明的第一实施例的显示装置的平面图。图2是图1的部分“A”的放大的局部视图。图3是沿图2中的线1-Ι截取的剖视图。
[0063]如图1中所示，根据第一实施例的有机发光二极管(0LED)显示器100包括基底110，基底110具有显示区域101和非显示区域102。
[0064]基底110的显示区域101可以包括多个像素，以显示图像。
[0065]共电极线230可以设置在非显示区域102中。共电极线230可以与显示区域101分隔开，并且可以沿显示区域101的边缘设置。至少一个保护层240可以设置在共电极线230的与显示区域101相对的边缘部分上。
[0066]此外，密封区域220可以设置成比共电极线230更靠外(更向外)。
[0067]显示区域101可以包括用作显示元件的有机发光二极管(0LED)210以及被构造为驱动0LED 210的薄膜晶体管(TFT) 10和20。
[0068]参照图2和图3，根据第一实施例的0LED显示器100包括设置在显示区域101中并且包括开关TFT 10，驱动TFT 20，电容器80和0LED 210的多个像素。这里，术语“像素”指用来显示图像的最小单元，0LED显示器100利用多个像素来显示图像。
[0069]虽然图2示出了具有在一个像素中包括两个TFT 10和20以及一个电容器80的2Tr-lCap结构的OLED显示器，但本发明的实施例不限于此。根据一个实施例，0LED显示器在一个像素中包括三个或更多个TFT和两个或更多个电容器，并且还可以包括导线。根据一个实施例，0LED显示器可以具有许多不同的结构。
[0070]0LED显示器100还可以包括:栅极线151，位于基底110上；数据线171和电源线172，与栅极线151绝缘并且与栅极线151交叉。虽然像素通常由栅极线151、数据线171和电源线172限定，但是它可以被不同地限定。例如，像素可以由黑矩阵或像素限定层(PDL)限定。
[0071]基底110可以是由玻璃、石英、陶瓷、塑料等制成的绝缘基底；然而，本发明的实施例不限于此。例如，基底110可以是由不锈钢或者本领域技术人员已知的任何其它合适材料制成的金属基底。
[0072]缓冲层120可以设置在基底110上。缓冲层120可以降低或防止诸如杂质和湿气的不期望元素的渗入，并且可以提供平坦的表面。缓冲层120可以由用于平坦化和/或防止渗入的合适的材料制成。例如，缓冲层120可以包括氮化硅(SiNx)、氧化硅(Si02)或氮氧化硅(S1xNy)中的一种或更多种。在实施例中，可以根据基底110的种类和工艺条件省略缓冲层120。
[0073]开关半导体层131和驱动半导体层132可以设置在缓冲层120上。开关半导体层131和驱动半导体层132可以由例如多晶硅、非晶硅和氧化物半导体(诸如氧化铟镓锌(IGZ0)和氧化铟锌锡(ΙΖΤ0))中的一种或更多种制成。例如，在图3中示出的由多晶硅制成的驱动半导体层132的示例中，驱动半导体层132可以包括:沟道区域135，未被杂质掺杂；P+掺杂的源极区域136和p+掺杂的漏极区域137，位于沟道区域135的各个侧上。在此示例中，诸如硼⑶的P型杂质可以用作掺杂离子。例如，可以使用B2H6。这样的杂质可以根据TFT的种类来变化。根据本发明的第一实施例，利用P型杂质的PM0S结构的TFT被用作驱动TFT 20 ;然而，本发明的实施例不限于此。例如，NM0S结构的TFT或CMOS结构的TFT也可以用作驱动TFT 20。
[0074]栅极绝缘层140可以设置在开关半导体层131和驱动半导体层132上。栅极绝缘层140可以包括例如正硅酸乙酯(TE0S)、氮化硅(SiNx)和氧化硅(Si02)中的一种或更多种。在实施例中，栅极绝缘层140可以具有双层结构，在该双层结构中，具有大约40nm的厚度的氮化硅层和具有大约80nm的厚度的TE0S层顺序地层压。
[0075]包括栅电极152和155 (例如，开关栅电极152和驱动栅电极155)的栅极布线可以设置在栅极绝缘层140上。栅极布线还可以包括栅极线151、第一电容器板158和其它导线。栅电极152和155可以设置为与半导体层131和132的至少一部分叠置，例如，与沟道区域叠置。在形成半导体层131和132的工艺中，当利用杂质掺杂半导体层131和132的源极区域136和漏极区域137时，栅电极152和155可以基本上防止(例如，防止)沟道区域被杂质掺杂。
[0076]栅电极152和155以及第一电容器板158可以设置在同一层上，并且可以由基本相同的金属材料制成。栅电极152和155以及第一电容器板158可以包括钼(Mo)、铬(Cr)和钨(W)中的至少一种。
[0077]被构造为覆盖栅电极152和155的层间绝缘层160可以设置在栅极绝缘层140上。类似于栅极绝缘层140，层间绝缘层160可以由正硅酸乙酯(TE0S)、氮化硅(SiNx)或氧化硅(S1x)制成；然而，本发明的实施例不限于此。
[0078]包括源电极173和176 (例如，开关源电极173和驱动源电极176)以及漏电极174和177 (例如，开关漏电极174和驱动漏电极177)的数据布线可以设置在层间绝缘层160上。数据布线还可以包括数据线171、电源线172、第二电容器板178和其它导线。源电极173和176以及漏电极174和177可以通过形成在栅极绝缘层140和层间绝缘层160中的接触开口(例如，孔)分别结合到半导体层131和132的源极区域136和漏极区域137。
[0079]因此，开关TFT 10可以包括开关半导体层131、开关栅电极152、开关源电极173和开关漏电极174，驱动TFT 20可以包括驱动半导体层132、驱动栅电极155、驱动源电极176和驱动漏电极177。TFT 10和20的构造不限于上述实施例，并且可以根据本领域普通技术人员理解的其它合适的构造来变化。
[0080]电容器80可以包括第一电容器板158和第二电容器板178，层间绝缘层160插入在第一电容器板158和第二电容器板178之间。
[0081]开关TFT 10可以用作选择像素以执行光发射的开关器件。开关栅电极152可以结合到栅极线151。开关源电极173可以结合到数据线171。开关漏电极174可以与开关源电极173分隔开，并且可以结合到第一电容器板158上。
[0082]驱动TFT 20可以向像素电极211施加驱动功率，以使选择的像素中的0LED 210的光发射层212发射光。驱动栅电极155可以结合到第一电容器板158。驱动源电极176和第二电容器板178可以结合到电源线172。驱动漏电极177可以通过接触孔结合到0LED210的像素电极211。
[0083]开关TFT 10可以通过施加到栅极线151的栅极电压来被操作，并且可以用来向驱动TFT 20传输施加到数据线171的数据电压。与从电源线172施加到驱动TFT 20的共电压和从开关TFT 10传输的数据电压之间的差值相等的电压可以被储存在电容器80中，与储存在电容器80中的电压对应的电流可以通过驱动TFT 20流到0LED 210，使得0LED 210可以发射光。
[0084]在非显示区域102的层间绝缘层160上，共电极线230可以被设置成比密封区