051]开关薄膜晶体管T1、驱动薄膜晶体管T2和感测薄膜晶体管T3被设置在第一像素P1、第二像素P2、第三像素P3和第四像素P4中的每个像素中，以其中栅电极形成在有源层上的顶栅极结构来设置开关薄膜晶体管T1、驱动薄膜晶体管T2和感测薄膜晶体管T3。
[0052]第一像素P1、第二像素P2、第三像素P3和第四像素P4可以分别由用于发射红(R)光、白(W)光、蓝(B)光和绿(G)光的像素形成，但是不限于该结构。在下文中，将详细描述上述结构的每个元件如下。
[0053]基板100可以由透明材料形成。例如，基板100可以由玻璃或透明塑料形成，但是不限于该材料。
[0054]栅极线GL沿第一方向(例如，在基板100上的横向)形成。栅极线GL与设置在第一像素P1、第二像素P2、第三像素P3和第四像素P4中的每个像素中的开关薄膜晶体管T1和感测薄膜晶体管T3连接。
[0055]在与数据线DL1、数据线DL2、数据线DL3、数据线DL4、电源线VDD1、电源线VDD2以及参考线Ref相交的栅极线GL的预定区中形成孔。孔能够减小栅极线GL与数据线DL1、数据线DL2、数据线DL3、数据线DL4之间的交叠区、栅极线GL与电源线VDD1、电源线VDD2之间的交叠区以及栅极线GL与参考线Ref之间的交叠区，从而降低信号干扰。
[0056]第一数据线DL1、第二数据线DL2、第三数据线DL3和第四数据线DL4沿第二方向(例如，在基板100上的纵向)形成。第二方向(例如，纵向)可以垂直于第一方向(例如，横向)。第一数据线DL1与第二数据线DL2被设置成彼此相邻使得在第一数据线DL1与第二数据线DL2之间未形成另一线。第三数据线DL3与第四数据线DL4被设置成彼此相邻使得在第三数据线DL3与第四数据线DL4之间未形成另一线。
[0057]第一数据线DL1与设置在第一像素P1内的开关薄膜晶体管T1连接，第二数据线DL2与设置在第二像素P2内的开关薄膜晶体管T1连接，第三数据线DL3与设置在第三像素P3内的开关薄膜晶体管T1连接，并且第四数据线DL4与设置在第四像素P4内的开关薄膜晶体管T1连接。
[0058]第一电源线VDD1和第二电源线VDD2沿第二方向(例如，在基板100上的纵向)形成。在第一电源线VDD1与第二电源线VDD2之间，存在有第一数据线DL1、第二数据线DL2、第三数据线DL3、第四数据线DL4以及参考线Ref。虽然未示出，但是相邻单元像素的每条数据线被设置在第一电源线VDD1的左侧和第二电源线VDD2的右侧中。
[0059]第一电源线VDD1与设置在第一像素P1和第二像素P2中的每个像素内的驱动薄膜晶体管T2连接。第一电源线VDD1被设置成与第一像素P1相邻使得容易连接第一电源线VDD1与设置在第一像素P1内的驱动薄膜晶体管T2。然而，第一电源线VDD1未被设置成与第二像素P2相邻使得不容易连接第一电源线VDD1与设置在第二像素P2内的驱动薄膜晶体管T2。因此，第一电源线VDD1通过附加的第一连接线CL1和桥线BL与设置在第二像素P2内的驱动薄膜晶体管T2连接。S卩，第一连接线CL1通过接触孔X与第一电源线VDD1和桥线BL连接，并且桥线BL通过接触孔X与第一连接线CL1和设置在第二像素P2内的驱动薄膜晶体管T2连接。在本文中，附图中所示的‘X’表示用于电连接两个彼此交叠的具有介于其间的绝缘层的元件的接触孔，其中，接触孔形成在绝缘层中。
[0060]第二电源线VDD2与设置在第三像素P3和第四像素P4中的每个像素内的驱动薄膜晶体管T2连接。第二电源线VDD2被设置成与第四像素P4相邻使得容易连接第二电源线VDD2与设置在第四像素P4内的驱动薄膜晶体管T2。然而，第二电源线VDD2未被设置成与第三像素P3相邻使得不容易连接第二电源线VDD2与设置在第三像素P3内的驱动薄膜晶体管T2。因此，第二电源线VDD2通过附加的第一连接线CL1和桥线BL与设置在第三像素P3内的驱动薄膜晶体管T2连接。即，第一连接线CL1通过接触孔X与第二电源线VDD2和桥线BL连接，并且桥线BL通过接触孔X与第一连接线CL1和设置在第三像素P3内的驱动薄膜晶体管T2连接。
[0061]参考线Ref沿第二方向(即，在基板100上的纵向)形成。参考线Ref被设置在第二数据线DL2与第三数据线DL3之间。
[0062]参考线Ref与设置在第一像素P1、第二像素P2、第三像素P3和第四像素P4中的每个像素内的感测薄膜晶体管T3连接。参考线Ref被设置成与第二像素P2和第三像素P3相邻使得容易连接参考线Ref与设置在第二像素P2和第三像素P3中的每个像素内的感测薄膜晶体管T3。然而，参考线Ref未被设置成与第一像素P1和第四像素P4相邻使得不容易连接参考线Ref与设置在第一像素P1和第四像素P4中的每个像素内的感测薄膜晶体管T3。因此，需要用于在参考线Ref与设置在第一像素P1和第四像素P4中的每个像素内的感测薄膜晶体管T3之间连接的附加结构。根据本发明的一个实施例，第二遮光层LS2被设置成连接参考线Ref与设置在第一像素P1内的感测薄膜晶体管T3并且连接参考线Ref与设置在第四像素P4内的感测薄膜晶体管T3。S卩，第二遮光层LS2通过相应的接触孔X与参考线Ref、设置在第一像素P1内的感测薄膜晶体管T3以及设置在第四像素P4内的感测薄膜晶体管T3连接。
[0063]将参照图3描述开关薄膜晶体管T1、驱动薄膜晶体管T2和感测薄膜晶体管T3的详细结构。
[0064]第一遮光层LSI覆盖设置在第一像素P1、第二像素P2、第三像素P3和第四像素P4内的驱动薄膜晶体管T2的区使得能够防止外部光入射到驱动薄膜晶体管T2的有源层(未示出)上。无需根据所示出的图案来形成第一遮光层LSI。第一遮光层LSI可以以能够至少部分地(例如，完全地)覆盖驱动薄膜晶体管T2的有源层(未示出)的任意图案形成。例如，第一遮光层LSI可以覆盖有源层的大部分，例如至少90%，例如至少95%，例如至少99%，例如 100%。
[0065]因此，参照图2，第一遮光层LSI在基板100与驱动薄膜晶体管T2的有源层之间、与驱动薄膜晶体管T2的有源层交叠。换言之，第一遮光层LSI可以被设置在基板100与驱动薄膜晶体管T2的有源层之间并且至少部分地(例如，完全地)覆盖形成有驱动薄膜晶体管T2的有源层的区域。这将同样地应用于下面的第二遮光层LS2。S卩，第二遮光层LS2在基板100与开关薄膜晶体管T1的有源层之间、与开关薄膜晶体管T1的有源层交叠。换言之，第二遮光层LS2可以被设置在基板100与开关薄膜晶体管T1的有源层之间并且至少部分地(例如，完全地)覆盖形成有开关薄膜晶体管T1的有源层的区域。
[0066]第一遮光层LSI由导电材料形成。如果导电材料的第一遮光层LSI以电绝缘的岛状结构形成，那么第一遮光层LSI可能对驱动薄膜晶体管T2的操作有坏的影响。因此，由于第一遮光层LSI通过接触孔X与驱动薄膜晶体管T2电连接，因而能够防止对驱动薄膜晶体管T2的操作的坏的影响。
[0067]第一遮光层LSI在第一像素P1、第二像素P2、第三像素P3和第四像素P4中的每个像素中被分离地图案化。即，被图案化在第一像素P1中的第一遮光层LS1、被图案化在第二像素P2中的第一遮光层LS1、被图案化在第三像素P3中的第一遮光层LSI以及被图案化在第四像素P4中的第一遮光层LSI彼此电绝缘。这是因为第一遮光层LSI与第一像素P1、第二像素P2、第三像素P3和第四像素P4中的每个像素的驱动薄膜晶体管T2电连接。
[0068]第二遮光层LS2覆盖设置在第一像素P1、第二像素P2、第三像素P3和第四像素P4内的开关薄膜晶体管T1和感测薄膜晶体管T3的区使得能够防止外部光入射到开关薄膜晶体管T1的有源层(未示出)和感测薄膜晶体管T3的有源层(未示出)上。无需根据所示出的图案来形成第二遮光层LS2。第二遮光层LS2可以以能够覆盖开关薄膜晶体管T1的有源层(未示出)和感测薄膜晶体管T3的有源层(未示出)的任意图案形成。
[0069]第二遮光层LS2由导电材料形成。如果导电材料的第二遮光层LS2以电绝缘的岛状结构形成，那么第二遮光层LS2可能对开关薄膜晶体管T1和感测薄膜晶体管T3的操作有坏的影响。因此，由于第二遮光层LS2通过接触孔X与参考线Ref电连接，因而能够防止对开关薄膜晶体管T1和感测薄膜晶体管T3的操作的坏的影响。
[0070]第二遮光层LS2在第一像素P1、第二像素P2、第三像素P3和第四像素P4中被图案化为一体，而不是在第一像素P1、第二像素P2、第三像素P3和第四像素P4中的每个像素中被分离地图案化。这是因为第二遮光层LS2与参考线Ref连接。
[0071]在附图中，第一遮光层LSI被设置在距第二遮光层LS2预定的间隔处。然而，在考虑仅防护薄膜晶体管T1、薄膜晶体管T2和薄膜晶体管T3的有源层的情况下，可以将第一遮光层LSI与第二遮光层LS2彼此连接。在这种情况下，用于覆盖在第一像素P1、第二像素P2、第三像素P3和第四像素P4中的每个像素中的开关薄膜晶体管T1、驱动薄膜晶体管T2和感测薄膜晶体管T3的区的遮光层形成为一体，并且该遮光层可以与像素P1、像素P2、像素P3和像素P4中的每个像素的驱动薄膜晶体管T2连接。这是为了防止驱动薄膜晶体管T2的操作受到遮光层的坏的影响。
[0072]然而，在遮光层在相应的像素P1、像素P2、像素P3和像素P4中形成为一体并且与驱动薄膜晶体管T2连接的情况下，在操作驱动薄膜晶体管T2的过程中电荷