度w2，其大于第一宽度wl ;以及形成至少在第一沟槽114中的第一栅极电介质131。
[0028]第一和第二沟槽114、115具有从半导体衬底110的上表面到在场电极136之上的多晶硅盖的上表面的剩余深度。剩余深度一般至少等于或大于第一宽度wl。
[0029]在另外的工艺中，如图1B所示，多晶层140被沉积。多晶层140可以例如是例如由掺杂或非掺杂多晶硅制成的多晶半导体层。多晶层140可随后被掺杂，或可以在沉积期间被在原处掺杂。
[0030]在下文中被称为多晶娃层140的多晶层140具有大于0.5*wl和小于0.5*w2、一般小于0.4*w2和更一般地小于0.3*w2的厚度。当例如被共形地沉积时，多晶硅层140填充沟槽114、115并对第一和第二沟槽114、115的侧壁加衬里。因为第一沟槽114小于第二沟槽115，第一沟槽114由层140完全填充，而第二沟槽115只由多晶硅层140部分地填充，因为与在第一沟槽114中的不同，沉积在第二沟槽115的相对侧壁上的多晶硅层140不合并。如图1B所示的剩余间隙可具有至少50 nm到100 nm的横向宽度，取决于多晶硅层140的宽度w2和最终厚度。
[0031 ] 适当的沉积工艺可用于沉积多晶硅层140。
[0032]图1B因此图示在第一和第二沟槽114、115中沉积多晶半导体材料的多晶层140的工艺，其中多晶层140具有大于第一沟槽114的第一宽度wl的一半并小于第二沟槽115的第二宽度w2的一半的厚度。
[0033]在另外的工艺中，如图1C所示，例如使用等离子体蚀刻工艺各向同性地蚀刻多晶硅层140。因为多晶硅层140完全填充沟槽114，多晶硅层140的所沉积的多晶硅材料的在垂直方向上的厚度与第二沟槽115比较在第一沟槽114中更大，使得多晶硅层140从第一沟槽114的移除比从第二沟槽115的移除将需要更多的时间。通过调整蚀刻时间，多晶硅层140可因此从第二沟槽115完全移除而不从第一沟槽114移除多晶硅层140。可替换地，当第一栅极电介质131变得暴露时，可通过监控要检测的蚀刻来控制蚀刻时间。第一栅极电介质131因此也用作光蚀刻停止。
[0034]可替换地，可通过在第一栅极电介质131处停止的化学机械抛光工艺来移除多晶硅层140。
[0035]在从第二沟槽115和半导体衬底110的上侧面111移除多晶硅层140之后，例如使用HF移除第一栅极电介质131的被暴露部分。这导致将半导体衬底110暴露在第一沟槽114之外，特别是在第二沟槽115中。覆盖第一栅极电介质131的多晶硅层140的剩余部分在这个移除期间用作掩模。未被多晶硅层140的剩余部分覆盖的第一栅极电介质131的部分因此被移除。
[0036]留在第一沟槽114中的多晶硅材料形成第一场效应结构151的栅电极141。
[0037]因此，图1C图示形成在第一场效应结构151的第一栅极电介质131上的并与第一场效应结构151的第一栅极电介质131接触的第一栅电极141的工艺，其中第一栅极电介质131被布置在第一栅电极141和半导体衬底110之间，且其中第一栅电极141由多晶半导体材料组成。更具体地，图1C图示各向同性蚀刻多晶层140以从第二沟槽114移除多晶层140同时将多晶层140留在第一沟槽114中的工艺，其中保留在第一沟槽114中的多晶层140形成第一栅电极141。未被第一栅电极141覆盖的第一栅极电介质131被移除。
[0038]参考图1D，描述了另外的工艺，其包括形成至少在第二沟槽115中的第二栅极电介质132。一般，通过在多晶娃层140和第一栅极电介质131的移除之后暴露的半导体衬底110的那些部分的热氧化来形成第二栅极电介质132。因为多晶硅层140的上部分也被暴露，所以这个上部分也受到热氧化工艺。
[0039]形成第二栅极电介质132的热氧化工艺(第二热氧化工艺)不同于形成第一栅极电介质131的热氧化工艺(第一热氧化工艺)。例如，第二热氧化工艺可以比第一热氧化工艺长和/或在更高的温度下被传导。作为例证性示例，这两个氧化工艺的温度可以相同，例如在850° C到1150° C之间，且对于第二电介质132，第一热氧化工艺的持续时间可以比第二热氧化工艺的持续时间短。当第二热氧化工艺比第一热氧化工艺长时，第二栅极电介质132被提供有比第一栅极电介质131的第一厚度大的第二厚度。例如，第二栅极电介质132的第二厚度可以在10 nm和80 nm之间。由于较厚的第二栅极电介质132，第二场效应结构152因此具有比第一场效应结构151高的阈值电压。
[0040]因此在沉积多晶层140之前在第一和第二沟槽114、115中形成第一栅极电介质131，其中在多晶层140的各向同性蚀刻之后和在形成第二栅极电介质132之前从第二沟槽115移除第一栅极电介质131。
[0041]如在图1E中所示的，金属材料被沉积到第二沟槽115中以形成在第二沟槽115中的第二栅电极142。金属材料可选自金属、金属合金、金属层堆叠、金属合金层堆叠中的至少一个和其组合。可使用例如物理气相沉积(PVD)工艺来沉积金属材料。PVD工艺允许第二沟槽115的良好填充。
[0042]例如，钨(W)可被沉积有钛(Ti)和/或氮化钛(TiN)的可选初始衬里。Ti/TiN衬里改进形成第二栅电极142的大块材料的W材料的粘附性。第二栅电极142可以因此是金属堆叠。
[0043]金属材料可首先被沉积为一层，后面是随后的各向异性蚀刻工艺或CMP工艺以从半导体衬底110的第一侧面111移除金属材料，除了从保持填充有金属材料的第二沟槽115以外。
[0044]如下面进一步描述的，第二栅电极142与半导体衬底110、特别是与源极区121和主体区122电绝缘。此外，没有其它电连接在第二栅电极142和源极区121和/或主体区122之间形成以允许将与施加到源极区121和/或主体区122的电位不同的电位施加到第二栅电极142。
[0045]图1E因此图示形成在第二场效应结构152的第二栅极电介质132上的并与第二场效应结构152的第二栅极电介质132接触的第二栅电极142的工艺，其中第二栅极电介质132被布置在第二栅电极142和半导体衬底110之间。第二栅电极142由金属、金属合金、金属层堆叠、金属合金层堆叠之一及其组合组成，并与半导体衬底110、特别是与源极区121和主体区122电绝缘。
[0046]在替换的工艺序列中，第二栅极电介质132和第二栅电极142可首先形成，后面是第一栅极电介质131和第一栅电极141的形成。然后将在图1A中的第一栅极电介质的形成和图1B和1C的工艺之前执行图1D和1E的工艺。
[0047]在第一和/或第二栅极电介质131、132的形成之后，可修改在图1A到1E中所示的工艺以形成源极区121和主体区122。也可能在第二栅电极142的形成之后首先形成源极区121和主体区122。然而，在第一和第二栅极电介质131、132的形成之前的源极区121和主体区122的形成是有益的，因为源极区121和主体区122的形成包括可影响其它结构，例如栅极电介质的栅极厚度的热工艺。
[0048]在另外的工艺中，如图1F所示，形成绝缘层137，例如厚氧化硅层。开口 144、145在绝缘层137中形成以提供到源极区121、主体区122和第一栅极电介质141的通路，而第二栅电极142保持被绝缘层137覆盖。开口 144、145因此至少部分地暴露在沟槽114、115之间的台面区113。
[0049]如图1F所示，暴露第一栅电极141的开口 144也暴露紧接于第一沟槽114的台面区113的邻近部分。开口 144因此提供到第一栅电极141和相应的邻近源极区121和主体区122的通路，源极区121和主体区122与第一栅电极141和第一栅极电介质131 —起形成第一场效应结构151。
[0050]开口 145只暴露邻近于第二沟槽115的台面区113的部分而不暴露第二栅电极
142。开口145因此只提供到源极区121的通路，源极区121邻近于与第二栅极电介质132和第二栅电极142 —起形成第二场效应结构152的第二栅电极142和主体区122。
[0051]在另外的工艺中，如图1F所示，开口 144、145被填充有导电材料以形成源极触头
143。源极触头143的材料可以例如是金属、金属合金、金属层堆叠、金属合金层堆叠及其组合，并可例如具有与用于第二栅电极142的相同的材料。
[0052]在开口 144中形成的源极触头143因此提供在第一栅电极141与源极区121和主体区122之间的欧姆连接。第二栅电极142保持与相应的源极和主体区121、122电绝缘。
[0053]在另外的工艺中，源极金属化161在绝缘层137上形成并与源极触头143欧姆接触。此外，漏极金属化162在漏极区124上的半导体衬底110的第二侧面112上形成并与漏极区124欧姆接触。
[0054]图1F因此图不形成在第一栅电极141和第一场效应结构151的η掺杂源极区121之间的电连接的工艺。
[0055]上面的工艺因此导致半导体器件100的形成，半导体器件100具有在由第一栅极电介质131形成的薄栅极电介质上的和与薄栅极电介质接触的由第一栅电极141形成的多晶硅栅极以及在由第二栅极电介质132形成的厚栅极电介质上的和与厚栅极电介质接触的由第二栅电极142形成的金属栅极。
[0056]与用作第二栅电极142的材料的高掺杂多晶硅比较，第二栅电极142的电阻可保持与具有低电阻的金属合金或金属一样小。因为可作为长掩埋栅极汇流条在第二沟槽115中延伸的第二栅电极142也形成与栅极滑槽或布置在半导体器件100的外围中的其它导电结构的电连接，这些栅电极结构的电阻和每个第二场效应结构152的总栅极电阻可被保持小，即使第二沟槽115的大小由于总节距收缩而减小。
[0057]使用金属用于第一栅电极141原则上也是可能的。然而，将金属沉积在比较薄的第一栅极电介质131上可引起问题，因为所沉积的金属可穿过薄第一栅极电介质131扩散或迀移。第一栅电极141因此由多晶硅形成以避免这些问题。薄第一栅极电介质131的可靠性并不受金属影响。金属也可在第二栅极电介质132中扩散。然而，这是可容忍的，因为第二栅极电介质132比第一栅极电介质131厚。
[0058]此外，因为第一栅电极141直接连接到源极触头