绝缘栅双极型晶体管的制备方法
【技术领域】
[0001]本发明涉及半导体元器件加工工艺技术领域，具体涉及一种绝缘栅双极型晶体管的制备方法。
【背景技术】
[0002]绝缘棚.双极型晶体管(InsulatedGate Bipolar Transistor:1GBT)由于正向压降小，输入阻抗大，因此是一个非常适合用于智能(smart)电源IC的器件；另外，IGBT从结构上存在由P+阳极(Anode) (A)、η型外延层(或漂移层)、ρ基区及η+阴极(K)构成的寄生晶闸管。当所述IGBT正常工作时，寄生晶闸管不工作，但当电流达到一定值以上时，寄生晶闸管就会导通，这就是闩锁特性。发生所述闩锁效应时，IGBT会使MOS栅极丧失控制能力，同时，所述闩锁效应会限制IGBT的电流控制能力，并决定安全工作区；
而为使空穴电流流向器件表面，现有技术中的IGBT如图1所示，提出了在抑制空穴注入的η+缓冲层追加栅极的结构:
在导通状态下经过沟道流入漂移区的电子被用于由P+阳极(Α)、η型外延层(10)、ρ+阴极(K)构成的ρηρ晶体管之基极电流;届时，沟道末端会因电子浓度的升高而使阻抗减少，因此从P+阳极(A)注入的空穴大部分流入沟道，经过ρ-基区流入阴极(K)。因此，导通状态下的压降等于ρ+阳极(Α)、η+型缓冲层(20)的导通电压以及外延区的压降、ρ-基区的压降之和。而若经过阴极(K)下方ρ-基区时由被遗弃的空穴引起的压降为0.7V以上，由阴极(Κ)、ρ-基区、外延区构成的寄生ηρη晶体管就会导通，电子就不经过沟道而直接经过ρ-基区并注入漂移区。如同上述过程，IGBT的寄生晶闸管会导通，这就是闩锁(latch-up)。而现有的IGBT存在阈值电压控制较难、工艺复杂等缺点。此外，现有的IGBT尽管有导通电阻低、输入阻抗高以及驱动电路单纯等优点，但也有开关速度相对较慢等缺点。
【发明内容】
[0003]针对现有技术中存在的上述问题，本发明公开了一种绝缘栅双极型晶体管的制备方法，旨在提供一种高抗闩锁性能，且能够快速完成开关的绝缘栅双极型晶体管的制备方法。
[0004]本发明的技术方案如下:
一种绝缘栅双极型晶体管的制备方法，包括步骤:
51、形成具有预定导电型杂质掺杂浓度的P型半导体衬底；
52、在所述ρ型衬底上生长埋氧层后，在所述埋氧层上形成η型外延层；
53、在所述η型外延层的一侧注入ρ型杂质离子，形成具有预定深度的ρ-/ρ+基区；在所述η型外延层的另一侧注入P型杂质离子，形成具有预定深度的P+环;在所述Ρ-/Ρ+基区注入η型杂质离子，形成预定深度的η+区；
54、在所述ρ-/ρ+基区上形成第一栅极和阴极，并在所述ρ+环上形成阳极，在所述阴极和阳极之间形成第二栅极。
[0005]作为优选，还包括步骤:
55、在所述阴极和阳极之间增加形成第三栅极和一个P+环；
作为优选，还包括步骤:
56、在所述阴极和阳极之间增加形成第四栅极、第五栅极、第六栅极、第七栅极和4个对应的P+环。
[0006]本发明制备的绝缘栅双极型晶体管为了抑制闩锁效应，设置了ρ+环和ρ沟道栅，从而减少了经过P-基区的空穴电流量，同时把所有空穴电流的方向转向了器件的表面，此外，这还大大改善了反沟道结构的缺点之一，即较小的电流密度特性;不仅如此，由于设置了 P+环和P型沟道栅，就不需要遏制空穴注入的η-缓冲层，因此可减少相当于η-缓冲层的光掩膜一张，简化了结构;就关断开关特性而言，与具有限制开关速度的尾电流特性的现有结构不同，残存在P基区的少数载流子即空穴经过所形成的P沟道流向阴极，而不是复合，因此不出现尾电流特性，从而提供了一种高抗闩锁性能，且能够快速完成开关的绝缘栅双极型晶体管。
【附图说明】
[0007]图1为现有技术中的IGBT结构示意图的剖面图；
图2为本发明在一实施例中的产品结构示意图的剖面图；
图3为现有IGBT和本发明制备的IGBT的电流-电压特性图；
图4为现有IGBT和本发明制备的IGBT的关断特性图。
【具体实施方式】
[0008]下面结合附图对本发明的【具体实施方式】做详细阐述。
[0009]一种绝缘栅双极型晶体管的制备方法，包括步骤:
51、形成具有预定导电型杂质掺杂浓度的P型半导体衬底50;
52、在所述ρ型衬底上生长埋氧层60后，在所述埋氧层60上形成η型外延层70;
53、在所述η型外延层70的一侧注入ρ型杂质离子，形成具有预定深度的ρ-/ρ+基区；在所述η型外延层的另一侧注入P型杂质离子，形成具有预定深度的P+环90;在所述ρ-/ρ+基区注入η型杂质离子，形成预定深度的η+区；
54、在所述ρ-/ρ+基区上形成第一栅极和阴极，并在所述ρ+环上形成阳极，在所述阴极和阳极之间形成第二栅极。
[0010]作为优选，还包括步骤:
55、在所述阴极和阳极之间增加形成第三栅极和一个P+环；
作为优选，还包括步骤:
56、在所述阴极和阳极之间增加形成第四栅极、第五栅极、第六栅极、第七栅极和4个对应的P+环。
[0011]如图2所示，本发明制备的绝缘栅双极型晶体管为了抑制闩锁效应，设置了ρ+环和P沟道栅，从而减少了经过P-基区的空穴电流量，同时把所有空穴电流的方向转向了器件的表面，此外，这还大大改善了反沟道结构的缺点之一，即较小的电流密度特性;不仅如此，由于设置了 P+环和P型沟道栅，就不需要遏制空穴注入的η-缓冲层，因此可减少相当于η-缓冲层的光掩膜一张，简化了结构;就关断开关特性而言，与具有限制开关速度的尾电流特性的现有结构不同，残存在P基区的少数载流子即空穴经过所形成的P沟道流向阴极，而不是复合，因此不出现尾电流特性，从而提供了一种高抗R锁性能，且能够快速完成开关的绝缘栅双极型晶体管。
[0012]如图3所示，通过现有IGBT和本发明制备的IGBT的电流-电压特性图对比可见，在现有的IGBT结构上，阳极电压为1.3V、电流为1.96 X 10-5A/时出现闩锁效应;而在本发明的结构上，阳极电压最大为26V、电流为1.2 X 10-4A/时出现闩锁效应，因此，本发明涉及的结构在比现有结构高20倍的阳极电压和10倍高的阳极电流中出现闩锁效应，可见其特性的卓越性。这是因为本发明设定了多栅极区，使在阳极A注入的空穴不是在整个漂移区流动而是沿着器件的表面流动，这改善了闩锁电压和电流。
[0013]如图4所示，通过现有IGBT和本发明的IGBT的关断特性图可见，现有的IGBT结构在整个η基区出现复合，但本发明的IGBT结构并未在η基区出现。
[0014]综上可见，本发明的绝缘栅双极型晶体管制备方法提供了一种高抗闩锁性能，且能够快速完成开关的绝缘栅双极型晶体管。
[0015]以上所述的本发明实施方式，并不构成对本发明保护范围的限定。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明的权利要求保护范围之内。
【主权项】
1.一种绝缘栅双极型晶体管的制备方法，其特征在于，包括步骤: S1、形成具有预定导电型杂质掺杂浓度的P型半导体衬底； S2、在所述P型衬底上生长埋氧层后，在所述埋氧层上形成η型外延层； S3、在所述η型外延层的一侧注入P型杂质离子，形成具有预定深度的ρ-/ρ+基区；在所述η型外延层的另一侧注入P型杂质离子，形成具有预定深度的P+环;在所述Ρ-/Ρ+基区形成预定深度的η+区； S4、在所述ρ-/ρ+基区上形成第一栅极和阴极，并在所述ρ+环上形成阳极，在所述阴极和阳极之间形成第二栅极。2.如权利要求1所述的绝缘栅双极型晶体管的制备方法，其特征在于:所述η+区通过离子注入工艺注入η型杂质离子形成。3.如权利要求1所述的绝缘栅双极型晶体管的制备方法，其特征在于，还包括步骤: S5、在所述阴极和阳极之间增加形成第三栅极和一个P+环；4.如权利要求2所述的绝缘栅双极型晶体管的制备方法，其特征在于，还包括步骤: S6、在所述阴极和阳极之间增加形成第四栅极、第五栅极、第六栅极、第七栅极和4个对应的P+环。
【专利摘要】本发明公开了一种绝缘栅双极型晶体管的制备方法，包括步骤：形成p型半导体衬底；在所述p型衬底上生长埋氧层后，在所述埋氧层上形成n型外延层；在所述n型外延层的一侧注入p型杂质离子，形成具有预定深度的p-/p+基区；在所述n型外延层的另一侧注入p型杂质离子，形成具有预定深度的p+环；在所述p-/p+基区注入n型杂质离子，形成预定深度的n+区；在所述p-/p+基区上形成第一栅极和阴极，并在所述p+环上形成阳极，在所述阴极和阳极之间形成第二栅极。本发明公开的绝缘栅双极型晶体管的制备方法旨在提供一种高抗闩锁性能，且能够快速完成开关的绝缘栅双极型晶体管的制备方法。
【IPC分类】H01L29/06, H01L21/28, H01L29/739, H01L21/331
【公开号】CN105632919
【申请号】CN201510643456
【发明人】赵喜高
【申请人】深圳市可易亚半导体科技有限公司
【公开日】2016年6月1日
【申请日】2015年10月8日