矩阵的多个像素701。图7示出其中在衬底700上放置有像素部702、扫描线驱动电路703及信号线驱动电路704的结构。根据从连接到扫描线驱动电路703的第一布线101供给的扫描信号，按行确定像素701是选择状态还是非选择状态。从连接到信号线驱动电路704的布线2102A向根据扫描信号选择的像素701供给视频电压(也称为图像信号、视频信号或视频数据)。
[0054]图7示出其中在衬底700上设置有扫描线驱动电路703和信号线驱动电路704的结构；替代地，可以在衬底700上设置扫描线驱动电路703和信号线驱动电路704之一。仅像素部702可被设置在衬底700上。
[0055]图7示出在像素部702中多个像素701排列成矩阵(条形)的示例。注意，像素701不必排列成矩阵，而可排列成三角图案或拜尔(Bayer)排列。作为像素部702的显示方法，可以采用渐进式方法或交错式方法。注意，在进行彩色显示时，像素中受控制的色素并不限于R(红色)、G(绿色)和B(蓝色)的三种颜色，并且例如可以采用RGBW(W对应于白色)、或添加有黄色、青色、品红色等的一种或多种颜色的色素等的RGB。此外，在色素点之间，显示区域的大小可不同。
[0056]在图7中，第一布线2101和第二布线2102A根据行方向和列方向上的像素的数量形成。注意，取决于一个像素中所包括的子像素的数量或该像素中的晶体管的数量，可增加第一布线2101和第二布线2102A的数量。像素701可用一些像素所共享的第一布线2101和第二布线2102A驱动。
[0057]注意，在图2A中，第二布线2102A是矩形的；替代地，第二布线2102A可包围第三布线2102B(具体地，第二布线2102A可为U形或C形)以使其中载流子移动的区域的面积增大，从而增加流过电流的量。
[0058]注意，薄膜晶体管是具有包括栅极、漏极和源极的至少三个端子的元件。该薄膜晶体管在漏区和源区之间具有沟道区，且电流可以流过漏区、沟道区和源区。在此，因为晶体管的源极和漏极取决于晶体管的结构、工作条件等可互换，所以难以限定哪一个是源极或漏极。因此，有时不将用作源极或漏极的区域称为源极或漏极。在此情况下，作为示例，源极和漏极之一可称为第一端子、第一电极、或者第一区，而源极和漏极中的另一个称为第二端子、第二电极或者第二区。
[0059]接着，图1A和IB中示出根据本发明的一个实施方式的像素部的结构示例。图1A示出从图2A中的常规示例的像素部的结构中省略电容器(辅助电容器)的结构。因此，电容线并非是必要的，并且第三布线102B不用作电容器的电极。第三布线102B提供仅与像素电极105连接的布线作为源电极或漏电极，这导致面积缩小。因此，可以大幅度地提高开口率。
[0060]注意，作为本发明的一个实施方式的其中省略了电容器的像素部的结构示例中，可具有与所述常规示例相同的结构(电容器除外)。此外，虽然作为示例描述了具有反交错型结构的晶体管，但是可以采用具有诸如底接触型结构或顶栅型结构等的另一结构的晶体管。
[0061]为了如上所述从像素部省略电容器，像素的电位需要只使用带电荷液晶元件保持特定时段。为此，需要使薄膜晶体管的截止电流充分地降低。参照图3A至3D描述用来实现这些特性的薄膜晶体管的制造方法的一个示例。
[0062]玻璃衬底可用作透光衬底111。在衬底111上设置基底膜112以防止杂质从衬底111扩散，或提高衬底111与设置在衬底111上的各元件之间的粘性。注意，不一定需要设置基底膜 112。
[0063]接着，在基底膜112上形成导电层。然后进行第一光刻步骤，以使形成抗蚀剂掩模并通过蚀刻去除不必要的部分，藉此形成第一布线101。此时，优选进行蚀刻以使第一布线101的边缘逐渐变细。图3A是此阶段的截面图。
[0064]优选使用诸如铝或铜等的低电阻导电材料形成第一布线101。因为铝的单独使用有耐热性低且容易腐蚀等缺点，所以铝优选与耐热导电材料组合使用。作为耐热导电材料可以使用选自钛、钽、钨、钼、铬、钕和钪的元素、包含上述元素的任一种作为其成分的合金、组合上述元素的任一种的合金或包含上述元素的任一种作为其成分的氮化物。
[0065]注意，可以通过喷墨法或印刷法形成薄膜晶体管中所包括的布线等。因为在不使用光掩模的情况下也可以制造布线等，所以可以容易地改变晶体管的布局。此外，由于不必使用抗蚀剂，因此可以降低材料成本，并减少步骤数量。此外，也可以通过喷墨法或印刷法形成抗蚀剂掩模等。因为可通过喷墨法、印刷法仅在期望部分形成抗蚀剂掩模，所以可以降低成本。
[0066]也可以使用多色调掩模形成包括具有多种(通常是两种)厚度的区域的抗蚀剂掩模，从而形成布线等。
[0067]接着，在第一布线101上形成绝缘膜(下面称为栅极绝缘膜113)。
[0068]在本实施方式中，使用利用微波(2.45GHz)的高密度等离子体CVD装置形成栅极绝缘膜113。在此，高密度等离子体CVD装置指的是可实现大于或等于I X 10n/cm3的等离子体密度的装置。例如，通过施加大于或等于3kW且小于或等于6kW的微波功率产生等离子体，来形成绝缘膜。
[0069]向处理室引入甲硅烷气体(SiH4)、一氧化二氮(N2O)及稀有气体作为源气，以大于或等于1Pa且小于或等于30Pa的压力产生高密度等离子体，从而在衬底上形成绝缘膜。然后，停止甲硅烷气体的供给，并且不暴露于大气地引入一氧化二氮(N2O)和稀有气体，从而可对绝缘膜表面进行等离子体处理。在形成绝缘膜之后，至少进行通过引入一氧化二氮(N2O)和稀有气体来对绝缘膜表面进行的等离子体处理。通过上述工艺步骤形成的绝缘膜的厚度薄，并且甚至在厚度例如小于10nm时也可确保可靠性。
[0070]在形成栅极绝缘膜113时，将引入到处理室的甲硅烷气体(SiH4)和一氧化二氮(N2O)的流量比在1:10至1:200的范围内。此外，作为引入到处理室的稀有气体，可使用氦、氩、氪、氙等。具体而言，优选使用廉价的氩。
[0071]另外，使用高密度等离子体CVD装置形成的绝缘膜具有优越的阶梯覆盖率，并且可以精确地控制绝缘膜的厚度。
[0072]通过上述工艺过程形成的绝缘膜与利用常规平行板型PCVD装置得到的绝缘膜大不一样。在使用相同蚀刻剂的情况下对蚀刻速度进行比较的情况下，通过上述工艺过程形成的绝缘膜的蚀刻速度比利用常规平行板型PCVD装置形成的绝缘膜的蚀刻速度慢10%以上或20%以上。因此，利用高密度等离子体CVD装置形成的绝缘膜可以说是致密膜。
[0073]在本实施方式中，使用利用高密度等离子体CVD装置形成的厚度为10nm的氧氮化硅膜(也称为S1xNy,其中X>y>0)作为栅极绝缘膜113。
[0074]作为栅极绝缘膜113的另一形成方法，可以使用溅射法。当然，栅极绝缘膜113不局限于这种氧化硅膜，且可形成有诸如氧氮化硅膜、氮化硅膜、氧化铝膜、或氧化钽膜等的另一绝缘膜的单层结构或分层结构。
[0075]注意，优选在沉积氧化物半导体之前，通过将氩用作溅射气体的反溅射来去除附着到栅极绝缘膜113的表面的尘肩。注意，作为溅射气体，可以使用氮、氦等代替氩。替代地，也可以使用对氩添加氧、氢、N2O、Cl2或CF4等的溅射气体。
[0076]接着，在栅极绝缘膜113上形成氧化物半导体膜。与使用非晶硅作为半导体层的晶体管相比，氧化物半导体用作半导体层的晶体管可以提高电场效应迀移率。注意，氧化物半导体的示例是氧化锌(ZnO)、氧化锡(Sn〇2)等。此外，也可以对ZnO添加In、Ga等。
[0077]作为氧化物半导体膜，可以使用表示为化学式InM03(Zn0)m(m>0)的薄膜。注意，M标示选自6&^1、]?11及(:0中的一种或多种金属元素。具体而言，]?可以是63、63及41、63及111或63及Co等。
[0078]作为该氧化物半导体膜，还可以使用以下氧化物半导体:诸如In-Sn-Ga-Zn-O基氧化物半导体的四元金属氧化物;诸如In-Ga-Zn-O基氧化物半导体、In-Sn-Zn-O基氧化物半导体、In-Al-Zn-O基氧化物半导体、Sn-Ga-Zn-O基氧化物半导体、Al-Ga-Zn-O基氧化物半导体以及Sn-Al-Zn-O基氧化物半导体的三元金属氧化物;诸如In-Zn-O基氧化物半导体、Sn-Zn-O基氧化物半导体、Al-Zn-O基氧化物半导体、Zn-Mg-O基氧化物半导体、Sn-Mg-O基氧化物半导体、In-Mg-O基氧化物半导体、In-Ga-O基氧化物半导体的二元金属氧化物;In-O基氧化物半导体;Sn-O基氧化物半导体；以及Zn-O基氧化物半导体等。此外，在上述氧化物半导体中可包含Si02。在此，In-Ga-Zn-O基氧化物半导体是指包括铟(In)、镓(Ga)、锌(Zn)的氧化物，而对于其化学计量成分比并没有限制。另外，In-Ga-Zn-O基氧化物半导体可以包含除In、Ga、Zn以外的元素。此外，优选的是:氧化物半导体的能隙为大于或等于2eV，优选为大于或等于2.5eV，更优选为大于或等于3eV。
[0079]作为氧化物半导体使用In-Ga-Zn-O基膜。这里使用摩尔比为In2O3:Ga203:Zn0= 1:1: I或In2O3 = Ga2O3:ZnO=1: 1:2的靶并采用溅射法进行沉积。以如下条件沉积氧化物半导体:衬底和靶之间的距离为100mm，压力为0.6Pa，直流(DC)电源为0.5kW，并且气氛为氧气气氛(氧流量比为100%)。注意，优选使用脉冲直流(DC)电源，因为可以减少在膜沉积时产生的粉状物质(也称为微粒或尘肩)而膜厚度可变均匀。
[0080]在此情况下，优选在去除残留在处理室中的水分的同时形成氧化物半导体膜，以便于防止氧化物半导体膜中包含氢、羟基或水分。
[0081]为了去除残留在处理室中的水分，优选使用捕集真空栗。例如，优选使用低温栗、离子栗、或钛升华栗。排气单元可以是设置有冷阱的涡轮分子栗。在使用低温栗进行排气的沉积室中，去除氢原子、诸如水(H2O)等的含氢原子的化合物等，由此可以降低在该沉积室中形成的氧化物半导体膜所包含的杂质浓度。
[0082]接着，进行第二光刻工艺，以使形成抗蚀剂掩模并通过蚀刻去除不必要的部分，由此形成氧化物半导体层103。对氧化物半导体层的第一加热处理可以对尚未加工成岛状氧化物半导体层的氧化物半导体膜进行。图3B是这个阶段的截面图。
[0083]接着，对氧化物半导体层进行脱水或脱氢。进行脱水或脱氢的第一热处理的温度为大于或等于400°C且小于或等于750°C，优选为大于或等于425°C且小于或等