一种基于陷阱态调控的非易失性多比特微/纳米阻变存储器及使用方法
【技术领域】
[0001]本发明涉及微/纳米材料技术领域，涉及一种利用陷阱态调控电阻态的非易失性多比特微/纳米阻变存储器，可在无需构筑栅电压和特殊器件结构的情况下，将根据不同大小的电信号进行信息的读取、写入、存储及擦除。
【背景技术】
[0002]近年来，在各种新型非易失性存储器件中，阻变存储器由于其具有结构简单、能耗低、响应速度快、重复读写性好、信息存储时间长、非破坏性读取、可拓展组装及CMOS工艺可兼容等优点，受到了国内外科学家广泛的关注。电阻开关效应作为阻变存储器中关键的物理现象，被广泛的发现于电解质材料、钙钛矿材料、透明金属氧化物中。电阻开关器件的电流电压特性曲线随电压变化能够在高阻态和低阻态之间快速的转变。虽然电阻开关效应已经被清楚的观察到，然而其机理仍然在不断的研究中，目前研究得出的可能导致电阻开关的机理有有灯丝效应、氧空位迀移、电子跃迀传导、肖特基隧道调制、Poole-Frenkel激发等等。最近研究者在具有电阻开关效应的一维纳米材料中观察到了负差分电阻效应。此外，背对背的电阻开关效应也在两端为相同金属电极的一维纳米结构器件中发现，这种效应基于表面陷阱态的对注入电子的局域作用可长时间存储电荷及电子。为了实现非易失型阻态存储效果，James M.Tour课题组将单壁碳纳米管的两端焊接在Si02/Si衬底上，并在底部构建一个栅电极。在栅电压的作用下电荷在碳纳米管和S12界面被俘获。这种基于单根一维单壁碳纳米管结构的纳米器件具有电阻开关效应，以及非易失性存储功能。Ting Yu课题组将单根一维ZnO纳米线焊接在铁电Pb(ZrQ.3TiQ.7)03薄膜上，构筑成具有栅电极的场效应管(FET)，其存储效果可通过栅电压有效的被调控。Wooyoung Shim等人在单根一维Ge/Si核壳纳米线上构筑两个叠加的栅电极，所构筑的内层的栅电极可控制电阻的开关，外层栅电极具有调节阻态的作用。所构筑的器件具有多比特阻变存储器的效果，同时其开关比大，稳定时间长，可被整合应用于逻辑电路中Jinghui Cao等在GeSe2掺入Bi形成有序的超结构纳米带。在高电压下，电子从Bi杂质能级跳跃至导带，空间电荷极化作用下，跃迀出来的电子局域在空间电荷区中，而电子跃迀留下空的陷阱一直被保持。这使得由单根GeSe2 = Bi纳米带构筑的二端焊接Ag电极纳米器件在具有负差分电阻开关的同时还可作为非易失型阻变存储器。
[0003]虽然国内外研究者在非易失性阻变存储器方面已经获得了一些成果，然而为了获得非易失性多比特存储性能，研究者在设计器件时会构建栅电压或设计特殊器件结构，少数不需要构建栅电压或特殊器件结构的阻变存储器也只有两个阻态，很难实现多比特存储性能。
【发明内容】
[0004]本发明提供一种基于陷阱态调控的非易失性多比特微/纳米阻变存储器，是一种无需构筑栅电压和特殊器件结构的，非易失性多比特微/纳米阻变存储器，能够响应不同电场信号并长时间存储，可实现电场信号的多比特存储以及克服现有非易失性多比特记忆存储器对栅电压及特殊器件结构的依赖，
本发明是通过以下技术方案实现的。
[0005]本发明所述的一种基于陷阱态调控的非易失性多比特微/纳米阻变存储器，包括绝缘衬底(101)、单根Sn元素掺杂的ZnO—维微/纳米线(102)、电极一(103)、电极二(104)、导线一(105)、导线二(106)、封装材料(107)。单根Sn元素掺杂的ZnO—维微/纳米线(102)放置在绝缘衬底(101)上，单根Sn元素掺杂的ZnO—维微/纳米线(102)两端分别焊接电极一
(103)和电极二(104)，电极一(103)和电极二(104)分别连接导线一(105)和导线二(106);封装材料(107)将整个单根Sn元素掺杂的ZnO—维微/纳米线(102)、电极一(103)和电极二
(104)封装在绝缘衬底(101)上。
[0006]优选地，所述的单根Sn元素掺杂的ZnO—维微/纳米线为ZnO晶格中掺入Sn元素杂质缺陷的一维微/纳米线。
[0007]优选地，所述绝缘基底为氧化铝陶瓷基底、氮化铝陶瓷基底或氮化硅陶瓷基底。
[0008]优选地，所述的金属电极为铝、银或铂。
[0009]优选地，所述的封装材料为环氧树脂、氨基甲酸乙酯、聚二甲基硅氧烷或聚甲基丙烯酸甲酯。
[0010]本发明所述的微/纳米阻变存储器工作时，可将导线一(105)和导线二(106)与函数功能发生器(108)连接。
[0011]本发明的另一个目的是提供一种使用上述非易失性多比特微/纳米阻变存储器对不同电场信号的响应、存储、擦除的方法。
[0012](I) 一种基于陷阱态调控的非易失性多比特微/纳米阻变存储器的信息写入方法，其特征是在微/纳米阻变存储器两端电极之间施加1V-10V内任一写入电压。
[0013](2)—种基于陷阱态调控的非易失性多比特微/纳米阻变存储器的非易失性多比特的存储方法，其特征是在所述的微/纳米阻变存储器两端电极之间施加1V-10V内任一写入电压，然后撤去写入电压并施加0.5V读取电压。
[0014](3)—种基于陷阱态调控的非易失性多比特微/纳米阻变存储器的信息擦除方法，其特征是在微/纳米阻变存储器两端电极之间施加1V-10V内任一写入电压，然后撤去写入电压并施加0.5V读取电压，再将微/纳米阻变存储器放置于70°C环境中，随后放置于室温环境中。
[0015]与现有技术相比，本发明具有以下优点。
[0016](I)应用上的新突破。本发明利用陷阱态中电子的调制作用，实现了对电场信息的响应及存储;所述的微/纳米阻变存储器能够有识别IV至12V内任一电压，根据电压的大小有区别的将信号存储于所述的微/纳米阻变存储器中，实现多比特存储性能。
[0017](2)工艺简便、体积小、轻巧便携、兼容性好。本发明的微/纳米阻变存储器无需构建栅电压和特殊器件结构就可获得非易失的和多比特的存储性，简化了生产工序，节约能源消耗;本发明的微/纳米阻变存储器结构简单、体积小、制作工艺简单、成本低廉，且无需特殊的工作环境，具有很好的环境兼容性。
[0018](3)高效利用。本发明的微/纳米阻变存储器无需大规模、高强度的能量输入，仅需放置大气环境中即可;本发明的微/纳米阻变存储器能够将电场信号重复写入-存储-擦除，使阻变存储器可循环利用;本发明的微/纳米阻变存储器具有多比特存储性能，增加了存储密度，实现能源的高效利用。
【附图说明】
[0019]图1为本发明的微/纳米阻变存储器的一种典型结构示意图。其中，101为绝缘衬底、102为单根Sn元素掺杂的ZnO—维微/纳米线、103为电极一、104为电极二、105为导线一、106为导线二、107为封装材料、108为函数功能发生器。
[0020]图2为本发明的微/纳米阻变存储器在2￥、4￥、6￥、8￥、10￥电压写入后，存储性能测试，图片上部的实线部分为测试过程中的电流，图片下部的虚线部分为测试过程中的操作电压。
[0021]图3为本发明的微/纳米阻变存储器在2￥、4￥、6￥、8￥、10￥电压写入后，电流随时间变化图。
[0022]图4为本发明的微/纳米阻变存储器在2V下的重复读写性能测试曲线，图片上部的实线部分为测试过程中的电流，图片下部的虚线部分为测试过程中的操作电压。
[0023]图5为本发明的微/纳米阻变存储器在4V下的重复读写性能测试曲线，图片上部的实线部分为测试过程中的电流，图片下部的虚线部分为测试过程中的操作电压。
[0024]图6为本发明的微/纳米阻变存储器在6V下的重复读写性能测试曲线，图片上部的实线部分为测试过程中的电流，图片下部的虚线部分为测试过程中的操作电压。
[0025]图7为本发明的微/纳米阻变存储器在8V下的重复读写性能测试曲线，图片上部的实线部分为测试过程中的电流，图片下部的虚线部分为测试过程中的操作电压。
[0026]图8为本发明的微/纳米阻变存储器在1V下的重复读写性能测试曲线，图片上部的实线部分为测试过程中的电流，图片下部的虚线部分为测试过程中的操作电压。
【具体实施方式】
[0027]下面将结合实施例和附图，对本发明的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护范围。
[0028]其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是示例，其在此不应限制本发明保护的范围。
[0029]本发明提供一种微/纳米阻变存储器，在无需栅压和特殊器件结构的情况下，能够响应IV至1V内任一电压，根据两端电极之间电压的大小有区别的将电信号存储于所述的微/纳米阻变存储器中，实现非易失性多比特存储性能。本发明的一种微/纳米阻变存储器利用单根Sn元素掺杂的ZnO微/纳米