线中的陷阱能级，通过外加电场对陷阱能级内电子填充状态来调控器件的电阻，实现对电信号的非易失性多比特存储性能。
[0030]图1示出的是本发明的微/纳米阻变存储器典型结构示意图依次包括绝缘基底101、单根Sn共掺杂的ZnO微/纳米线102、电极一 103、电极二 104、导线一 105、导线二 106、封装材料107、函数功能发生器108。
[0031]所述的绝缘基底101由氧化铝陶瓷基底、氮化铝陶瓷基底、氮化硅陶瓷基底任一材料构成。所述的单根Sn掺杂的ZnO微/纳米线102为ZnO晶格中含有Sn元素杂质缺陷的一维微/纳米线，其制备步骤为。
[0032]1、清洗并烘干刚玉陶瓷基片和陶瓷舟。
[0033]2、按照4:1:2的质量比称取所需要的ZnO粉、SnO2粉和C粉作为蒸发源，在玛瑙钵中进行研磨，使其充分混合均勾。然后取3 g左右的混合原料作为蒸发源装入原料洁净的陶瓷舟中，将陶瓷舟缓慢推入到陶瓷管上风处，接着将装有陶瓷基片放入下风处，并保证装有混合物的陶瓷舟正好对准热电偶处，以便更好地控制温度，让其有效蒸发。
[0034]3、先向陶瓷管中预通入10 min的氮气，完毕后，将管式炉的设定到1100 °C，调节电流使得电炉温度以50 °C/min的速率开始升温，并持续通入氮气和氢气的混合气体，为了防止粉末被吹走需控制气流速率，保持稳定的气流量，为Sn掺杂ZnO纳米棒提供适宜的生长条件，升到指定温度后，保温3h。到时间后停止加热，在温度降到60 °e即可关闭气阀，冷却致室温后发现桂片上沉积了大量的白色产物。
[0035]所述的金属电极一 103、电极二 104，选自铝、银、铂、金。
[0036]所述的封装层选自环氧树脂、氨基甲酸乙酯、聚二甲基硅氧烷、聚甲基丙烯酸甲酯中任意一种。
[0037]结合图1，本发明的一种微/纳米阻变存储器的制备步骤包括。
[0038]1、绝缘基底101采用规格为20mmX 1mmx Imm的氧化招陶瓷基底，用无水乙醇及去离子水超声分别清洗3次。
[0039]2、单根Sn掺杂的ZnO—维微/纳米线102采用直径为5μπι长度为735μπι的微/纳米线，分散Sn元素掺杂的ZnO—维微/纳米线102并横置于绝缘基底101上，在Sn元素掺杂的ZnO—维微/纳米线102两端分别焊接电极一 103、电极二 104，电极一、电极二为银浆。
[0040]3、室温下待银浆干燥，在电极一 103焊接铜线作为导线一 105，电极二 104焊接铜线作为导线一 106，引出电路。
[0041]4、涂覆预先调配好的封装材料107聚二甲基硅氧烷(PDMS)，并放置于恒温加热面板上，升温至150°C固化2 ho
[0042]5、将铜线引出的外电路与函数发生器108连接，完成热发电机的制备。
[0043]下面结合图2至图8分别介绍本发明的微/纳米阻变存储器在2￥、狀、6￥、8￥、1(^电压写入、存储、擦除及循环读写的方法
实施例1。
[0044]图2为本发明的微/纳米阻变存储器在2￥、4￥、6￥、8￥、10￥电压写入后，存储性能测试。将所述的微/纳米阻变存储器两端电极相连的函数发生器调至读取电压0.5V，随后将电压调至写入电压，写入电压为1V-10V内任意选取的2V、4V、6V、8V、10V，待电压信息写入后调回至读取电压0.5￥。如图2所示，在电压2￥、4￥、6￥、8￥、10￥写入后，所述的微/纳米阻变存储器具有不同的电阻状态。Sn掺杂的ZnO微/纳米线具有杂质能级、表面态、本征缺陷等陷阱能级，不同的写入电压能够填充不同深度的陷阱能级。当陷阱被电子填充后，所述的微/纳米阻变存储器的电阻状态发生改变。
[0045]实施例2。
[0046]图3为本发明的微/纳米阻变存储器在2￥、4￥、6￥、8￥、10￥电压写入后，电流随时间变化图。具体为先将所述的微/纳米阻变存储器两端电极相连的函数发生器调至读取电压
0.5V，随后将写入电压分别调至2V、4V、6V、8V、10V，待电压信息写入后调回至读取电压0.5V并测试器电流随时间增加的稳定性。如图3所示，在电压2V、4V、6V、8V、10V写入后，陷阱中的空穴被电子填充，撤去写入电压并施加读取电压，所述的微/纳米阻变存储器的对应特定的写入电压有特定的电阻状态，并且电阻状态可长时间被保持。当陷阱内的空穴被电子填充后，电子收到陷阱局域作用被限制在陷阱中，使得写入电压撤去后，电阻状态能够长时间保持住，实现了良好的存储稳定性。
[0047]实施例3。
[0048]图4至图8为本发明的微/纳米阻变存储器在写入电压为2￥、4￥、6￥、8￥、10￥情况下的重复性读写性能测试。具体为:步骤一，将所述的微/纳米阻变存储器两端电极相连的函数发生器调至读取电压0.5￥，随后将电压分别调至2￥、4￥、6￥、8￥、1(^进行信息写入;步骤二，将微/纳米阻变存储器两端电压调回至电压0.5V读取信息;步骤三，将所述的微/纳米阻变存储器放置于70°C环境中进行信号擦除过程;步骤四，恢复室温，微/纳米阻变存储器的阻态恢复初始状态;重复循环步骤一到步骤四检测所述的微/纳米阻变存储器的重复性，除写入电压外，所有步骤中的读取电压均为0.5V的直流电压，图4至图8中虚线部分为测试过程中的操作电压。如图4至图8实线部分分别为用2V、4V、6V、8V、10V写入的微/纳米阻变存储器循环读写性能图。将电压写入后的微/纳米阻变存储器能长时间保存阻态，直到放置于70°C环境中擦除信号。Sn元素掺杂的ZnO微/纳米线能形成一系列的陷阱态。在写入电压下，陷阱中的空穴被电子填充，由于陷阱具有局域电子的作用，在写入电压撤去后，微/纳米阻变存储器能长时间保存阻态。将微/纳米阻变存储器放置于70°C环境中，陷阱中的电子受热后逸出陷阱，微/纳米阻变存储器的阻值状态恢复至初始状态，存储信号被擦除。所述的微/纳米阻变存储器对不同的写入电压具有可识别的存储性能和重复读写的性能，使得所述的微/纳米阻变存储器具有良好的重复利用性能。
【主权项】
1.一种基于陷阱态调控的非易失性多比特微/纳米阻变存储器，其特征是包括绝缘衬底(101 )、单根Sn元素掺杂的ZnO—维微/纳米线(102)、电极一(103)、电极二( 104)、导线一(105)、导线二( 106)、封装材料(107)；单根Sn元素掺杂的ZnO—维微/纳米线(102)放置在绝缘衬底(101)上，单根Sn元素掺杂的ZnO—维微/纳米线(102)两端分别焊接电极一(103)和电极二(104)，电极一(103)和电极二(104)分别连接导线一(105)和导线二(106);封装材料(107)将整个单根Sn元素掺杂的ZnO—维微/纳米线(102)、电极一(103)和电极二(104)封装在绝缘衬底(101)上。2.根据权利要求1所述的微/纳米阻变存储器，其特征是所述的单根Sn元素掺杂的ZnO一维微/纳米线为ZnO晶格中掺入Sn元素杂质缺陷的一维微/纳米线。3.根据权利要求1所述的微/纳米阻变存储器，其特征是所述绝缘基底为氧化铝陶瓷基底、氮化铝陶瓷基底或氮化硅陶瓷基底。4.根据权利要求1所述的微/纳米阻变存储器，其特征是所述的金属电极为铝、银或铂。5.根据权利要求1所述的微/纳米阻变存储器，其特征是所述的封装材料为环氧树脂、氨基甲酸乙酯、聚二甲基硅氧烷或聚甲基丙烯酸甲酯。6.权利要求1所述的微/纳米阻变存储器的信息写入方法，其特征是在微/纳米阻变存储器两端电极之间施加IV-10V内任一写入电压。7.权利要求1所述的微/纳米阻变存储器的非易失性多比特的存储方法，其特征是在所述的微/纳米阻变存储器两端电极之间施加1V-10V内任一写入电压，然后撤去写入电压并施加0.5V读取电压。8.根据权利要求1所述的微/纳米阻变存储器的信息擦除方法，其特征是在微/纳米阻变存储器两端电极之间施加1V-10V内任一写入电压，然后撤去写入电压并施加0.5V读取电压，再将微/纳米阻变存储器放置于70°C环境中，随后放置于室温环境中。
【专利摘要】一种基于陷阱态调控的非易失性多比特微/纳米阻变存储器及使用方法，阻变存储器包括绝缘衬底、单根Sn元素掺杂的ZnO一维微/纳米线、电极、封装材料等。单根Sn元素掺杂的ZnO一维微/纳米线置于绝缘衬底上，其两端分别焊接电极；封装材料将单根Sn元素掺杂的ZnO一维微/纳米线、电极封装在绝缘衬底上。信息写入时在两端电极之间施加写入电压。非易失性多比特存储时在两端电极之间施加写入电压，然后撤去写入电压并施加读取电压。信息擦除时在两端电极之间施加写入电压，然后撤去写入电压并施加读取电压，再置于70℃环境中，随后置于室温中。本发明实现了对电场信息的响应及存储，工艺简便、体积小、轻巧便携、兼容性好，能高效利用。
【IPC分类】H01L45/00
【公开号】CN105702857
【申请号】CN201610160435
【发明人】赵婕, 程抱昌
【申请人】南昌大学
【公开日】2016年6月22日
【申请日】2016年3月21日