纳米柱状电极、纳米结构超级电容以及其制备方法
【专利摘要】本发明提供一种纳米柱状电极，所述纳米柱状电极形成在能发生金属硅化反应的半导体衬底上，其中，所述纳米柱状电极至少部分地通过包括若干半导体纳米柱的所述半导体衬底与至少保形地覆盖所述半导体纳米柱的金属材料层发生金属硅化反应的生成物形成。本发明的纳米柱状电极以半导体纳米柱为模板，结合运用金属硅化处理来形成三维结构的纳米柱状电极，制备过程简单、成本低，并且以该纳米柱状电极为下电极模板可以制备纳米结构超级电容，该纳米结构超级电容的电容密度高、结构简单、成本低、性能好。
【专利说明】
纳米柱状电极、纳米结构超级电容以及其制备方法
技术领域
[0001]本发明属于微电子器件技术领域，涉及存储电能电子器件，具体涉及一种纳米柱状电极、使用该纳米柱状电极作为下电极的纳米结构超级电容以及它们的制备方法。
【背景技术】
[0002]在用于电能存储的电子器件中，纳米结构超级电容因拥有高功率密度和高能量密度特性而引起极大的关注，纳米结构超级电容也成为高密度电容的典型代表。为实现纳米结构超级电容的高密度特性，大的比表面积的电极的制备是关键。
[0003]传统的纳米结构超级电容是以阳极氧化铝为模板，经历了在氧化铝孔隙里生长碳纳米管作为电极形成的电能存储体系，然后发展到在氧化铝孔隙里形成金属一绝缘介质一金属电容结构的存储体系。虽然传统的纳米超级电容在多方面都具优点，但是阳极氧化铝比较脆弱，所以制备的纳米超级电极很容易损坏。此外，为了得到深宽比很大的氧化铝模板，通常需要在硅片上淀积很厚的一层铝膜，如何获得高质量的铝膜这在工艺上也面临着很大的挑战。
[0004]同时，以金属作基底材料进行光刻构图刻蚀形成比表面积大的电极结构也同样是不合实际的，这是由于在纳米尺寸的微型结构中，现有刻蚀构图技术难以对金属导电材料刻蚀形成这种纳米结构的三维电极，并且以光刻构图的办法对设备的精度要求高，从而制备成本也非常高。
【发明内容】
[0005]本发明的目的之一在于，降低比表面积大的纳米柱状电极的制备难度和成本。
[0006]本发明的又一目的在于，降低纳米结构超级电容的制备难度和成本。
[0007]为实现以上目的或者其他目的，本发明提供以下技术方案。
[0008]按照本发明的一方面，提供一种纳米柱状电极，所述纳米柱状电极形成在能发生金属硅化反应的半导体衬底上，其中，所述纳米柱状电极至少部分地通过包括若干半导体纳米柱的所述半导体衬底与至少保形地覆盖所述半导体纳米柱的金属材料层发生金属硅化反应的生成物形成。
[0009]根据本发明一实施例的纳米柱状电极，其中，所述纳米柱状电极包括:
[0010]金属硅化物纳米柱，其通过所述金属材料层与至少部分所述半导体纳米柱发生金属硅化反应而形成；以及
[0011]金属硅化物平层，其通过所述金属材料层与其所覆盖的所述半导体衬底的上表面发生金属硅化反应而形成；
[0012]其中，所述金属硅化物纳米柱基本竖立地设置在金属硅化物平层上。
[0013]优选地，金属娃化物纳米柱通过所述金属材料层与全部所述半导体纳米柱发生金属硅化反应而形成。
[0014]优选地，所述半导体纳米柱的径向尺寸控制在大于或等于30纳米且小于或等于100纳米的范围内。
[0015]可选地，所述半导体衬底可以为硅衬底或锗衬底。
[0016]可选地，所述金属材料层可以为N1、Co、Ti或Pt。
[0017]按照本发明的又一方面，提供一种纳米柱状电极的制备方法，包括步骤:
[0018]在半导体衬底上制备形成半导体纳米柱；
[0019]在半导体衬底上沉积金属材料层以保形地至少覆盖所述半导体纳米柱；以及
[0020]所述金属材料层与包括所述半导体纳米柱的半导体衬底发生金属硅化反应。
[0021]根据本发明一实施例的纳米柱状电极的制备方法，其中，通过纳米球光刻法和金属辅助化学刻蚀方法来制备形成所述半导体纳米柱。
[0022]具体地，制备所述半导体纳米柱包括步骤:
[0023]在洗净的所述半导体衬底上形成单层聚苯乙烯球；
[0024]通过反应离子刻蚀对所述单层聚苯乙烯球进行刻蚀以减小所述聚苯乙烯球的尺寸来形成相应的聚苯乙烯微球；
[0025]在所述半导体衬底的表面上沉积一层金薄膜层；
[0026]以所述聚苯乙烯微球为掩膜、以所述金薄膜层为催化剂对于所述半导体衬底进行化学刻蚀；以及
[0027]去除半导体衬底之外的残留物以形成带多个半导体纳米柱的半导体衬底。
[0028]可选地，所述金薄膜层的厚度可以为10-30纳米。
[0029]优选地，采用原子层淀积方法沉积所述金属材料层。
[0030]根据本发明又一实施例的纳米柱状电极的制备方法，其中，在所述金属硅化反应步骤中，全部所述半导体纳米柱与所述金属材料层发生金属硅化反应而生成所述纳米柱状电极的金属硅化物纳米柱。
[0031]具体地，在所述金属硅化反应步骤中，所述金属材料层与其所覆盖的半导体体衬底的上表面发生金属硅化反应而生成所述纳米柱状电极的金属硅化物平层。
[0032]按照本发明的还一方面，提供一种纳米结构超级电容，包括:
[0033]以上所述及的任一种纳米柱状电极；
[0034]介质层，其基本地保形覆盖所述纳米柱状电极；以及
[0035]上电极，其形成在所述介质层之上。
[0036]可选地，所述介质层为高介电常数介质层。
[0037]具体地，所述介质层是Zr02、HfO2S Al 203的单层薄膜，或者是选自ZrO 2、HfO2和Al2O3中的任意2种的薄膜组合形成的叠层结构。
[0038]具体地，所述介质层的厚度大于或等于10纳米且小于或等于30纳米。
[0039]根据本发明一实施例的纳米结构超级电容，其中，所述介质层通过原子层淀积方法形成。
[0040]具体地，所述上电极包括一 TiN层或TaN层以及形成所述TiN层或TaN层之上的招月旲。
[0041]具体地，所述TiN层或TaN层的厚度大于或等于10且小于或等于20纳米。
[0042]按照本发明的还一方面，提供一种纳米结构超级电容的制备方法，包括步骤:
[0043]以上所述及的任一种方法制备形成纳米柱状电极；
[0044]在所述纳米柱状电极上保形覆盖介质层；以及
[0045]在所述介质层上沉积形成上电极。
[0046]根据本发明一实施例的纳米结构超级电容的制备方法，其中，采用原子层淀积方法在所述纳米柱状电极上保形覆盖所述介质层。
[0047]根据本发明又一实施例的纳米结构超级电容的制备方法，其中，沉积形成所述上电极包括步骤:
[0048]采用原子层淀积方法形成一 TiN层或TaN层；以及
[0049]在TiN层或TaN层之上通过磁控溅射或蒸发的方法沉积一层铝膜。
[0050]优选地，在沉积形成所述上电极后，还包括退火处理步骤。
[0051]本发明的纳米柱状电极以半导体纳米柱为模板，结合运用金属硅化处理来形成三维结构的纳米柱状电极，制备过程简单、成本低，并且以该纳米柱状电极为下电极模板可以制备纳米结构超级电容，该纳米结构超级电容的电容密度高、结构简单、成本低、性能好。
【附图说明】
[0052]图1是半导体衬底的示意图；
[0053]图2是在半导体衬底的表面上形成若干纳米球的示意图；
[0054]图3是在半导体衬底的表面上沉积一层金薄膜层的示意图；
[0055]图4是以纳米球为掩膜刻蚀半导体衬底后的结构示意图；
[0056]图5是去除残留物后形成多个半导体纳米柱的示意图；
[0057]图6是本发明实施例的纳米柱状电极的立体结构示意图；
[0058]图7为图6所示的纳米柱状电极的截面结构示意图；
[0059]图8是在图7的结构上覆盖介质层后的结构示意图；
[0060]图9是本发明实施例的纳米结构超级电容的截面结构示意图。
【具体实施方式】
[0061]下面结合附图和具体实施例对本发明做进一步的描述。
[0062]从结合附图的以下详细说明中，将会使本发明的上述和其他目的及优点更加完整清楚，其中，相同或相似的要素采用相同的标号表示。
[0063]下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解，根据本发明的技术方案，在不变更本发明的实质精神下，本领域的一般技术人员可以提出可相互替换的其他实现方式。因此，以下【具体实施方式】以及附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者视为对本发明技术方案的限定或限制。
[0064]在附图中，为了清楚起见，夸大了层和区域的厚度，并且，由于刻蚀等引起的圆润等形状特征未在附图中示意出。
[0065]在本申请中，“金属硅化反应”并不限于金属材料与半导体硅材料之间的反应，金属材料与其他半导体材料以类似原理发生金属化反应的，在此都统称为“金属硅化反应”，例如，金属材料与半导体材料Ge之间的金属化反应。相应地，金属硅化反应的生成物在此都称为“金属硅化物”，例如，Ge与金属材料发生金属硅化反映的生成物在此也定义为“金属硅化物”的范畴，金属硅化物为电阻率相对较低的导电性材料。
[0066]图6所示为按照本发明一实施例的纳米柱状电极的立体结构示意图，图7所示为图6所示纳米柱状电极的截面结构示意图；并且，图1至图6给出了图6所示实施例的纳米柱状电极的制备方法过程示意图。在该实施例中，为简化说明，示例性地给出了 3行X3列的纳米柱的纳米柱状电极及其制备方法过程，但是，应当理解到，本发明的实施例的纳米柱状电极的纳米柱的数量以及排列形式不限于该实施例。以下结合图1至图6对本发明实施例的纳米柱状电极的制备方法过程进行详细说明。
[0067]首先，如图1所示，提供能发生金属硅化反应的半导体衬底100。半导体衬底100可选地为Si (硅)衬底100，在其他实施例中也可以为Ge等能发生金属硅化反应的半导体材料。硅衬底100中的硅的具体形式不是限制性的，例如可以为绝缘体上硅(SOI)，半导体衬底100的表面可以通过各种清洗工艺来清洗，以使其符合其后步骤要求。
[0068]进一步，如图2所示，在半导体衬底100的表面上形成若干纳米尺寸的纳米球101，该纳米球101是用作其后刻蚀半导体衬底100过程的掩膜，其直径尺寸基本等于其后形成的半导体纳米柱105的径向尺寸。在该实施例中，纳米球101可以为聚苯乙稀微球101，具体地，在洗净的硅衬底100的上首先自组装致密的单层聚苯乙烯球，然后以氧气为反应气体、通过反应离子刻蚀来对单层聚苯乙烯球进行刻蚀，以减小聚苯乙烯球的尺寸形成如图2所示的聚苯乙烯微球101。
[0069]进一步，如图3所示，在上述半导体衬底100的表面上沉积一层金(Au)薄膜层102，金薄膜层102是在其后的化学刻蚀中用作催化剂，其是一种辅助材料。金薄膜层102的厚度可选择地为10-30纳米，金薄膜层102具体可以但不限于通过磁控溅射、热蒸发、电子束热蒸发等薄膜沉积方法来进行。
[0070]进一步，如图4所示，以纳米球101为掩膜刻蚀半导体衬底100。在该实施例中，以质量百分比浓度为40% HF和质量百分比浓度为30% H2O2按照一定比例配置成混合溶液，二者之间的体积比可以为4:1，然后，以该混合液来刻蚀金下面的硅衬底100，在此刻蚀过程中，金薄膜层102是作为催化剂来起作用的，聚苯乙烯微球101可以实现掩膜的作用。刻蚀的深度基本决定了其后形成的半导体纳米柱105的高度，因此，可以通过控制刻蚀时间和速率来控制半导体纳米柱105的高度。
[0071]进一步，如图5所示，去除半导体衬底100之外的残留物以形成带多个半导体纳米柱105的半导体衬底。在该实施例中，首先，将衬底100浸入主要由ΚΙ、Ι2、Η20组成的溶液中，前面三者比例为4:1:40，目的是腐蚀掉残余的金薄膜层102和Au-Si合金；然后，通过反应离子刻蚀，去除残留的聚苯乙烯微球101，从而得到硅纳米柱105，即半导体纳米柱105。
[0072]需要说明的是，硅纳米柱105的排列形式、间距等尺寸参数在如图2所示的步骤中通过控制纳米球101的布置来实现，其具体尺寸可以根据需要形成的纳米柱状电极的尺寸来相应地设计。
[0073]还需要说明的是，以上实施例的图1至图5对应的步骤主要是对应在半导体材料上形成半导体纳米柱105的过程，其采用纳米球光刻法和金属辅助化学刻蚀(MetalAssisted Chemical Etching, MACE)方法相结合的工艺来实现，该工艺在Zilong Wu等人的名称为 “Fabricat1n and characterizat1n of SiGe coaxial quantum wells onordered Si nanopillars”(Nanotechnology 25 (2014)055204) 一文中所揭不，但是，应当理解到，在此文中的目的是为了获得可控的SiGe同轴量子阱(CQW)纳米柱，并且揭示可能应用范围是光电器件中；而在本申请中，获得的半导体纳米柱105是用来制作高比表面积的电极的模板，它们的目的和作用是完全不同的。还应当理解到，在本申请中，半导体纳米柱105的制备方法并不限于以上实施例的制备方法过程。
[0074]进一步，如图6所示，在如图5所示的半导体衬底上沉积金属材料层以保形地至少覆盖半导体纳米柱105，该金属材料层与包括半导体纳米柱的半导体衬底发生金属硅化反应，生成纳米柱状电极110。
[0075]在该实施例中，可选地采用原子层淀积(ALD)方法沉积金属材料层，在含硅纳米柱105的娃衬底上淀积一金属材料层，该金属材料层厚度可选地为5-10纳米；金属材料层的材料种类可以选自易于与硅反应生成低电阻率金属硅化物的材料，其可以为N1、Co、Ti或Pt等。在该实施例中，由于原子层淀积技术具有非常好的共形或保形覆盖能力，所以，可以在硅纳米柱105上以及纳米柱105之间的深槽或间隙中均匀地填充和覆盖，保形性好。
[0076]然后，在适当的温度下和惰性气氛中进行快速热退火处理，使该金属材料层与其接触的娃发生金属娃化反应，从而生成金属娃化物，例如，TiS1、CoS1、NiSi等；需要说明的是，这里所写的TiS1、CoS1、NiSi只是表明硅化物的元素组成，并不意味着硅化物中实际的原子比；发生金属硅化反应的工艺条件是可控的，其可以根据具体情况而设置。
[0077]这样，形成了如图6所示的三维结构的纳米柱状电极110，这种三维结构的纳米柱状电极完全不同于传统的二维结构平面电极，其比表面积非常大。
[0078]如图6和图7所示，金属硅化物在该实施例中包括两个部分，一部分为金属硅化物纳米柱111，其通过金属材料层与至少部分娃纳米柱105发生金属娃化反应而形成；另一部分为金属硅化物平层112，其通过所述金属材料层与其所覆盖的硅体衬底100的上表面发生金属硅化反应而形成。金属硅化物纳米柱111与金属硅化物平层112共同组成了本发明实施例的纳米柱状电极110，需要理解的是，金属硅化物纳米柱111与金属硅化物平层112是在金属硅化反应过程中一体化地形成的，在一些实例中，金属硅化物平层112的厚度可能是不均匀的，例如，有可能金属硅化物纳米柱111下方对应的金属硅化物平层112的厚度相对较薄。
[0079]优选地，在金属硅化反应过程中，使硅纳米柱105全部地或完全地与金属材料层发生金属硅化反应，从而金属硅化物纳米柱111不包含类似Si的半导体材料，从而降低作为电极的纳米柱状电极110的电阻；在纳米柱状电极110用作电容的下电极时，电阻的降低可以降低电容的寄生电阻、提高充放电的速度。
[0080]具体地，可以通过控制硅纳米柱105的径向尺寸参数和/或金属硅化反应的工艺条件等来使娃纳米柱105全部与金属材料层发生金属娃化反应，从而将娃纳米柱105全部转变成金属硅化物；例如，硅纳米柱105的径向尺寸控制在大于或等于30纳米且小于或等于100纳米的范围。
[0081]在该实施例的纳米柱状电极110中，金属硅化物纳米柱111基本竖立地设置在金属娃化物平层112上，金属娃化物纳米柱111的尺寸基本与半导体纳米柱105的尺寸相接近，也是处于纳米尺寸范围，实现了以硅纳米柱105为模板来制备纳米柱状电极110，并且形成的金属娃化物纳米柱111也容易控制在纳米尺寸范围内。因此，本发明实施例的纳米柱状电极110实现了在半导体衬底上形成了密度高、深宽比大、且高度有序的深槽结构，不但比表面积非大，而且摆脱了采用高精度的光刻工艺以及光刻掩膜板等，也摆脱了对金属电极材料的光刻构图刻蚀的过程，制备工艺简单，大大降低纳米柱状电极的成本；并且，在纳米柱状电极I1的结构参数可控的同时，形成的纳米柱状电极110结构主要是以半导体纳米柱105为模板形成，因此结构强度高、成品率高。
[0082]如图6和图7所示实施例的纳米柱状电极110可以应用在需要比表面积大的各种微型器件中，例如，可以应用在纳米结构超级电容中充当下电极。以下示例性地说明纳米柱状电极110在纳米结构超级电容中的应用。
[0083]图7至图9所示为基于图7所示实施例的纳米柱状电极制备纳米结构超级电容的方法过程示意图，其中，图9是按照本发明一实施例的纳米结构超级电容的截面结构示意图。以下结合图7至图9，不例说明在图7所不实施例的纳米柱状电极110的基础上制备本发明实施例的纳米结构超级电容的过程。
[0084]首先，提供如图7所示的纳米柱状电极110，其作为欲制备的纳米结构超级电容的下电极，然后，如图8所示，在纳米柱状电极110上保形覆盖介质层210。具体地，优选采用原子层淀积(ALD)方法，以纳米柱状电极110为模板在其上再淀积介质层210，介质层210用来充电电容的介质，其可以高介电常数介质层，例如，介质层210可以是选自Zr02、Hf02SAl2O3的单层薄膜，或者是选自ZrO 2、HfOjP Al 203中的任意2种的薄膜组合形成的叠层结构。介质层210的厚度可选地控制在大于或等于10纳米且小于或等于30纳米的范围。
[0085]需要说明的是，采用ALD方法覆盖介质层210的过程中，整个纳米柱状电极110的纳米柱之间是互连互通的，所以非常有助于ALD的反应源在纳米柱之间的沟槽或间隙中传播，不但保形性好，而且易于沉积均匀的介质层210。当然，介质层210的沉积方法并不限于本实施例的工艺，本领域技术人员还可以选择其他实施例的薄膜沉积工艺方法来沉积介质层 210。
[0086]进一步，如图9所示，在介质层210上沉积形成上电极310。具体地，可以采用原子层淀积(ALD)方法，淀积一层TiN或TaN，其厚度可选地控制在10_20纳米，然后通过磁控溅射或蒸发的方法沉积一层铝膜，其厚度可选地控制在100-500纳米，从而形成了上电极310。
[0087]进一步，优选地，还可以将基本形成的电容进行退火处理，例如，置于N2/H2混合气体中、在400-600°C的条件下退火30-60分钟。
[0088]这样，制备形成了如图9所示实施例的纳米结构超级电容。该实施例的纳米结构超级电容采用了纳米柱状电极110作为下电极模板，介质层210保形覆盖下电极，纳米柱状电极110的结构特点决定了该电容的纳米结构特性，也使其具有高电容密度、高功率密度的特性。并且，具有以下优点:(1)与传统的纳米深槽结构模板相比，纳米柱状的电极作为介质层的模板时，更能更适合原子层淀积工艺，有利于提高电容质量；(2)通过控制金属硅化物纳米柱的直径，可使娃纳米柱完全发生金属娃化反应，将娃纳米柱全部变成金属娃化物，从而有利于可以降低电容器的寄生电阻、提高充放电的速度；(3)本发明避开了高精度的纳米光刻技术，制备工艺简单，大大降低了成本，并且有利于提高电容的生产效率，而且使用安全、无污染。
[0089]将理解，根据纳米结构超级电容示例教导，以上本发明图6和图7所示实施例的纳米柱状电极110可以类推地应用到其他类型的器件制备中。
[0090]以上例子主要说明了本发明的纳米柱状电极、使用该纳米柱状电极的纳米结构超级电容以及它们的制备方法。尽管只对其中一些本发明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。
【主权项】
1.一种纳米柱状电极(110)，其特征在于，所述纳米柱状电极(110)形成在能发生金属硅化反应的半导体衬底(100)上，其中，所述纳米柱状电极(110)至少部分地通过包括若干半导体纳米柱(105)的所述半导体衬底(100)与至少保形地覆盖所述半导体纳米柱(105)的金属材料层发生金属硅化反应的生成物(111，112)形成。2.如权利要求1所述的纳米柱状电极(110)，其特征在于，所述纳米柱状电极(110)包括: 金属硅化物纳米柱(111)，其通过所述金属材料层与至少部分所述半导体纳米柱(105)发生金属硅化反应而形成；以及 金属硅化物平层(112)，其通过所述金属材料层与其所覆盖的所述半导体衬底(100)的上表面发生金属硅化反应而形成； 其中，所述金属硅化物纳米柱(111)基本竖立地设置在金属硅化物平层(112)上， 所述半导体衬底为硅衬底或锗衬底，所述金属材料层为N1、Co、Ti或Pt。3.如权利要求2所述的纳米柱状电极(110)，其特征在于，金属硅化物纳米柱(111)通过所述金属材料层与全部所述半导体纳米柱(105)发生金属硅化反应而形成， 所述半导体纳米柱(105)的径向尺寸控制在大于或等于30纳米且小于或等于100纳米的范围内。4.一种纳米柱状电极(110)的制备方法，其特征在于，包括步骤: 在半导体衬底(100)上制备形成半导体纳米柱(105)； 在半导体衬底(100)上沉积金属材料层以保形地至少覆盖所述半导体纳米柱(105);以及 所述金属材料层与包括所述半导体纳米柱(105)的半导体衬底(100)发生金属硅化反应。5.如权利要求4所述的制备方法，其特征在于，通过纳米球光刻法和金属辅助化学刻蚀方法来制备形成所述半导体纳米柱(105)， 制备所述半导体纳米柱(105)包括步骤: 在洗净的所述半导体衬底(100)上形成单层聚苯乙烯球； 通过反应离子刻蚀对所述单层聚苯乙烯球进行刻蚀以减小所述聚苯乙烯球的尺寸来形成相应的聚苯乙烯微球(101); 在所述半导体衬底(100)的表面上沉积一层金薄膜层(102); 以所述聚苯乙烯微球(101)为掩膜、以所述金薄膜层(102)为催化剂对于所述半导体衬底(100)进行化学刻蚀；以及 去除半导体衬底(100)之外的残留物以形成带多个半导体纳米柱(105)的半导体衬底(100)， 所述金薄膜层(102)的厚度为10-30纳米， 采用原子层淀积方法沉积所述金属材料层。6.如权利要求4所述的制备方法，其特征在于，在所述金属娃化反应步骤中，全部所述半导体纳米柱(105)与所述金属材料层发生金属硅化反应而生成所述纳米柱状电极(110)的金属硅化物纳米柱(111)。7.如权利要求4或6所述的制备方法，其特征在于，在所述金属娃化反应步骤中，所述金属材料层与其所覆盖的半导体体衬底(100)的上表面发生金属硅化反应而生成所述纳米柱状电极(I1)的金属硅化物平层(112)。8.一种纳米结构超级电容，其特征在于，包括: 如权利要求1至6中任一项所述的纳米柱状电极(110)； 介质层(210)，其基本地保形覆盖所述纳米柱状电极(110);以及 上电极(310)，其形成在所述介质层之上， 所述介质层(210)优选为高介电常数介质层。 所述介质层(210)优选是2吨、!1?)2或41 203的单层薄膜，或者是选自ZrO2、HfOjP Al2O3中的任意2种的薄膜组合形成的叠层结构， 所述介质层(210)的厚度大于或等于10纳米且小于或等于30纳米， 所述介质层(210)通过原子层淀积方法形成， 所述上电极(310)包括一 TiN层或TaN层以及形成所述TiN层或TaN层之上的铝膜。9.一种纳米结构超级电容的制备方法，其特征在于，包括步骤: 如权利要求7至13中任一项所述的方法制备形成纳米柱状电极(110); 在所述纳米柱状电极(110)上保形覆盖介质层(210);以及 在所述介质层(210)上沉积形成上电极(310)。10.如权利要求9所述的制备方法，其特征在于，沉积形成所述上电极(310)包括步骤: 采用原子层淀积方法形成一 TiN层或TaN层；以及 在TiN层或TaN层之上通过磁控溅射或蒸发的方法沉积一层铝膜， 在沉积形成所述上电极(310)后，还包括退火处理步骤， 采用原子层淀积方法在所述纳米柱状电极(110)上保形覆盖所述介质层(210)。
【文档编号】H01G11/86GK105845447SQ201510016379
【公开日】2016年8月10日
【申请日】2015年1月13日
【发明人】不公告发明人
【申请人】苏州复纳电子科技有限公司