Eeprom工艺中的多晶硅残留监测结构的制作方法
【技术领域】
[0001]本实用新型涉及集成电路制造设备技术领域，尤其是一种EEPROM工艺中的多晶硅残留监测结构。
【背景技术】
[0002]目前集成电路逐渐被应用到很多领域中，比如计算机、通信、工业控制和消费性电子等。集成电路的制造业，已经成为和钢铁一样的基础产业。
[0003]在集成电路的生产制造过程中，半导体器件包括多个形成于有源区上并平行排列的多晶硅栅(Poly)，在形成多晶硅栅的工艺中，其刻蚀工艺往往会有刻蚀残留的问题存在，例如，在EEPROM (ElectricalIy Erasable Programmable Read-Only Memory，带电可擦可编程只读存储器)工艺中，也会存在多晶硅残留的问题，因此需要对多晶硅刻蚀残留进行监控，以在电性能测试阶段及时发现该问题，降低良率损失。
【实用新型内容】
[0004]本实用新型的目的在于提供一种可以在电性能测试阶段及时发现多晶硅残留问题的测试结构。
[0005]为了达到上述目的，本实用新型提供了一种EEPROM工艺中的多晶硅残留监测结构，包括:
[0006]半导体衬底，其中形成多个排列的有源区，所述有源区之间形成电子隧穿通道，所述有源区排列的方向为第一方向；
[0007]多个相互平行的浮动栅桥排列于所述有源区及电子隧穿通道上，所述多个相互平行的浮动栅桥在与所述第一方向垂直的第二方向上排列；
[0008]第一测试连接板以及第二测试连接板，位于所述浮动栅桥上方，所述第一测试连接板与所述多个浮动栅桥的偶数列通过第一连接塞连接，所述第二测试连接板与所述多个浮动栅桥的奇数列通过第二连接塞连接。
[0009]优选的，在上述的EEPROM工艺中的多晶硅残留监测结构中，所述第一连接塞和所述第二连接塞均为钨塞。
[0010]优选的，在上述的EEPROM工艺中的多晶硅残留监测结构中，所述第一连接塞位于偶数列浮动栅桥的一端上。
[0011]优选的，在上述的EEPROM工艺中的多晶硅残留监测结构中，每个偶数列浮动栅桥上的所述第一连接塞个数为两个。
[0012]优选的，在上述的EEPROM工艺中的多晶硅残留监测结构中，每个偶数列浮动栅桥上的两个所述第一连接塞沿所述第一方向排列。
[0013]优选的，在上述的EEPROM工艺中的多晶硅残留监测结构中，每个偶数列浮动栅桥上的两个所述第一连接塞沿所述第二方向排列。
[0014]优选的，在上述的EEPROM工艺中的多晶硅残留监测结构中，所述第二连接塞位于奇数列浮动栅桥的一端，所述奇数列浮动栅桥的一端远离所述偶数列浮动栅桥的一端。
[0015]优选的，在上述的EEPROM工艺中的多晶硅残留监测结构中，每个奇数列浮动栅桥上的所述第二连接塞个数为两个。
[0016]优选的，在上述的EEPROM工艺中的多晶硅残留监测结构中，每个奇数列浮动栅桥上的两个所述第二连接塞沿所述第一方向排列。
[0017]优选的，在上述的EEPROM工艺中的多晶硅残留监测结构中，每个奇数列浮动栅桥上的两个所述第二连接塞沿所述第二方向排列。
[0018]优选的，在上述的EEPROM工艺中的多晶硅残留监测结构中，所述第一测试连接板和所述第二测试连接板均为条形。
[0019]在本实用新型提供的EEPROM工艺中的多晶硅残留监测结构中，通过在有源区之间形成电子隧穿通道，能在电性能测试过程中监测是否有多晶硅残留的问题，以降低良率损失。
【附图说明】
[0020]图1为本实用新型实施例1中EEPROM工艺中的多晶硅残留监测结构的示意图；
[0021]图2为沿图1中线A-A’的结构的截面图；
[0022]图3为沿图1中线B-B’的结构的截面图；
[0023]图4为本实用新型实施例2中EEPROM工艺中的多晶硅残留监测结构的示意图；
[0024]图中:100-衬底；101-第一测试连接板；102-第二测试连接板；103a_浮动栅桥的奇数列；103b-浮动栅桥的偶数列；104_有源区；105_电子隧穿通道；106_第一连接塞；107-第二连接塞。
【具体实施方式】
[0025]下面将结合示意图对本实用新型的【具体实施方式】进行详细的描述。根据下列描述并结合权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
[0026]实施例1
[0027]本实用新型提供了一种EEPROM工艺中的多晶硅残留监测结构，如图1所示，包括:
[0028]半导体衬底100，其中形成多个排列的有源区104，所述有源区104之间形成电子隧穿通道105，所述有源区排列的方向为第一方向；
[0029]多个相互平行的浮动栅桥排列于所述有源区104及电子隧穿通道105上；所述多个相互平行的浮动栅桥在与所述第一方向垂直的第二方向上排列；
[0030]第一测试连接板101以及第二测试连接板102，位于所述浮动栅桥上方，所述第一测试连接板101与所述多个浮动栅桥的偶数列103b通过第一连接塞106连接，所述第二测试连接板102与所述多个浮动栅桥的奇数列103a通过第二连接塞107连接。
[0031]具体的，所述第一连接塞106位于偶数列浮动栅桥的一端上，每个偶数列浮动栅桥上的所述第一连接塞106个数为两个。每个偶数列浮动栅桥上的两个所述第一连接塞106沿所述第二方向排列。
[0032]所述第二连接塞107位于奇数列浮动栅桥的一端，所述奇数列浮动栅桥的一端远离所述偶数列浮动栅桥的一端。每个奇数列浮动栅桥上的所述第二连接塞107个数为两个，每个奇数列浮动栅桥上的两个所述第二连接塞107沿所