专利名称：电压箝位电路、开关式电源器件、半导体集成电路器件和电压电平转换电路的制作方法
技术领域：
本发明涉及一种电压箝位电路(电压电平移位电路)、开关式电源器件以及可应用于该电压箝位电路(电压电平移位电路)和开关式电源器件的半导体集成电路器件，还涉及例如可有效地用于开关式电源器件的技术，开关式电源器件用于将高电压转换到低电压。
背景技术：
作为使用MOSFET的电压箝位电路的示例，在JP-A-6-69435和JP-A-5-327465中公开了已知的电压箝位电路。
(专利文献1)JP-A-6-69435(专利文献2)JP-A-5-327465发明内容发明所要解决的问题在上述出版物公开的电压箝位电路中，用于产生由MOSFET箝位的输出电压的输出侧节点呈现浮动状态，因此存在几个缺点，包括当漏电流在输出侧节点流过时，输出节点侧上的电压被升高到栅极电压或更高的电压使得不能执行电压箝位操作的缺点。
本发明的目的是提供一种以稳定方式工作并具有简单结构的电压箝位电路以及能够高速工作的开关式电源器件。通过说明书和附图的说明，本发明的上述和其它目的以及新颖的特点将变得显而易见。
解决问题的手段为了简要地说明此说明书公开的本发明中典型发明的概述，它们被如下给出。也就是，源极/漏极线路之一连接到输入端子，输入电压被提供到输入端子，将要限制的预定电压被提供到栅极，并使用在另一个源极/漏极线路与电路的地电位之间提供电流源的MOSFET，从另一个源极/漏极线路获得对应于输入电压的箝位输出电压。
在开关式电源器件中，开关式电源器件包括第一开关元件和第二开关元件，第一开关元件通过串联连接电容器和感应器产生平滑的输出电压，并通过控制从输入电压流入感应器中的电流使得输出电压呈现出预定电压；第二开关元件在第一开关元件呈现出OFF状态时将感应器中产生的反电动势箝位在预定电压。开关式电源器件包括控制逻辑电路，控制逻辑电路通过第一驱动电路使用对应于输入电压的高电压信号来驱动第一开关元件，通过第二驱动电路使用高电压来驱动第二开关元件，控制逻辑电路工作在小于输入电压的低电压，并形成PWM信号使得从电容器获得的输出电压呈现出预定电压，由此形成第一驱动电路和第二驱动电路的驱动信号。开关式电源器件还包括第一电压箝位电路和第二电压箝位电路，第一电压箝位电路对应于低电压执行第一开关元件的驱动信号的电压箝位，并将箝位电压反馈至第二驱动电路的输入端，第二电压箝位电路对应于低电压执行第二开关元件的驱动信号的电压箝位，并将箝位电压反馈至第一驱动电路的输入端。执行开关控制以防止第一和第二开关元件同时呈现ON状态，电压箝位电路使其源极和漏极布线之一连接到输入端子，驱动信号被提供到输入端子，低电压被提供至其栅极。使用在源极和漏极布线中另一个与电路的地电位之间包括电流源的MOSFET，从所述源极和漏极布线中另一个获得对应于驱动信号的反馈信号。
本发明的优点本发明允许电压箝位电路和开关式电源高速执行稳定的电压箝位操作并具有较低的功耗。
图1是显示按照本发明的电压箝位电路的一个实施例的电路图；图2是用于说明按照本发明的电压箝位电路的操作的特征图；
图3是用于说明按照本发明的电压箝位电路的等效电路图；图4是用于说明按照本发明的电压箝位电路的等效电路图；图5是显示说明按照本发明的电压箝位电路的一个实施例的具体电路图；图6是用于说明按照本发明的电压箝位电路的工作波形图；图7是显示按照本发明的电压箝位电路的输入电压与箝位电压之间关系的特征图；图8是按照本发明的电压箝位电路的输入电压的上升特征图；图9是按照本发明的电压箝位电路的输入电压的下降特征图；图10是显示应用了按照本发明的电压箝位电路的开关式电源器件的一个实施例的方块图；图11是显示图10所示的驱动器IC的一个实施例的方块图；图12是显示图10所示的驱动器IC的另一个实施例的方块图。
参考标记和符号的说明D1、D2二极管；M1至M6MOSFET；Io电流源；Ci电容器；Cds寄生电容；IB输入电流；CPNT控制电路；EA误差放大器；CMP电压比较器；TWG三角波发生电路；CI自举电容；LO感应器；CO、C1电容器；HSD第一驱动电路；LSD第二驱动电路；CP1至CP3电压箝位电路；Reg电源电路；LSU电压电平移位电路；G1至G5栅极电路；SBD肖特基势垒二极管；Q1、Q2功率MOSFET(第一、第二开关元件)；CHP1至CHP3硅芯片；具体实施方式
图1显示了按照本发明的电压箝位电路的一个实施例的电路图。将附图中显示的电压箝位电路引向输入电路，输入电路对具有高信号幅度VCC的输入信号Vin进行电压箝位，输入信号Vin对应于输入电路IB的工作电压VDD电平从半导体集成电路器件的外部输入端子被提供到输入电压VI，输入电路IB形成在半导体集成电路器件中。
将构成静电击穿防止电路的二极管D1、D2提供给输入端子Vin。尽管没有具体地限制，但是具有此实施例的输入电路的半导体集成电路器件包括高电压VCC和低于电压VCC的电压VDD的两个电源端子。上述的二极管D1提供在输入端子Vin与高电源端子VCC之间，而上述的二极管D2提供在输入端子Vin与电路的地电位VSS之间。尽管没有特别地限制，但电源电压VCC是大约12V的高电压，而电源电压VDD是大约5V的低电压。在图1中，符号Vin用于表示输入端子和输入信号。
上述的输入端子Vin连接到N沟道MOSFET M1的源极/漏极线路之一，N沟道MOSFET M1构成用于形成输入节点的电压箝位电路。将要限制的电源电压VDD提供给MOSFET M1的栅极。从MOSFETM1的另一个源极/漏极线路获得了通过电源电压VDD箝位的输出电压，并且将输出电压提供到输入电路IB的输入端子。在此实施例中，为了确保依靠MOSFET M1的稳定的电压箝位操作，在另一个源极/漏极线路与电路的地电位之间提供能够流过DC电流分量的电流源Io。此外，与电流源Io并联的设置电容器Ci。
在此实施例中，将由附图中波形所示的具有例如VCC-0V(12V-0V)的大信号幅度的输入端子Vin施加到输入端子Vin，并通过MOSFET M1的另一个源极/漏极线路将输入信号转换成具有由电源VDD限制的例如(VDD-Vth)-0V的小信号幅度的信号。此外，通过输入电路IB的输出信号Vo获得了CMOS幅度，例如由附图中波形所示的VDD-0V(5V-0V)。此处，Vth是MOSFET M1的阈值电压。假设MOSFET M1的衬底连接到输入端子Vin，则MOSFETM1执行的功能等效于通过在从输入端子Vin到输入电路IB的方向中连接二极管所获得的功能，因此不能够获得电压箝位效果。此外，尽管MOSFET M1的衬底可以连接到地电位VSS，但是由于衬底偏压效应导致阈值电压Vth增加，因此来自输入端子Vin的输入信号不能到达下一级中输入电路IB的逻辑阈值，与此提高了发生错误操作的可能性。因此，在此实施例中，MOSFET M1形成在与衬底电隔离的P型阱区域中，这样的P型阱(沟道区域)在MOSFET M1的输出侧连接到另一个源极/漏极线路。由于这样的构造，所以电压箝位电路能够执行稳定的箝位操作。
图2显示了用于说明按照本发明的电压箝位电路的操作的特征图。图2(A)是输入/输出电压的特征图，其中当输入电压Vin从0V朝着电源电压VCC改变时，输出电压VI对应于输入电压Vin改变直至VDD-Vth，甚至在输入电压Vin升高到VDD-Vth或更高时，输出电压VI呈现出VDD-Vth的固定电平，由此执行箝位操作。
图2(B)是输入电压-电流特征图，并显示了由于电流源Io使得相对于输入电压的升高只有恒定电流流过。因此，能够获得对应于电流源Io的电流值的低功耗。此处，尽管可以通过使用电阻元件和恒定电压元件(例如二极管)来执行电压箝位操作，但是在此情况下，当电阻元件的电阻值下降以实现电路的高速操作时，输入电流Ii增加。相反的，当为了实现低功耗而增加电阻元件的电阻值时，牺牲了电路的高速操作。
图2(C)显示了电压改变特性。在此实施例中，由于通过MOSFETM1的源极/漏极线路来传输输入信号Vin，因此箝位输出电压VI基本上与输入电压Vin的升高同步地改变。由于图2(B)和图2(C)所示的特性，在本发明的电压箝位电路中，能够同时实现高速操作和低功耗。
图3是用于说明按照本发明的电压箝位电路的等效电路图。如图所示，当在MOSFET M1的输出侧上的节点V1形成由于电路的不良绝缘等产生的高电阻LR所导致的漏电流时，假设不存在电流源Io，则电压箝位操作变得无效。但是，通过提供电流源Io，抑制了上述输出节点VI的电位的升高，由此能够进行稳定的电压箝位操作。因此，通过为电流源Io设置大于没有被考虑为缺陷时的漏电流的精细电流，能够实现如图2(B)所示的低功耗。
图4是用于说明按照本发明的电压箝位电路的等效电路图。如图所示，在MOSFET M1的源极和漏极之间存在寄生电容Cds。由于提供了寄生电容Cds，当输入信号Vin改变为例如VCC的高电压时，就会出现由于耦合使得输出侧VI之值变得等于或大于电源电压VDD的缺点。为了避免这样的缺点，与电流源Io并联的提供电容器Ci。由于这样的结构，寄生电容Cds和电容器Ci串联连接，因此对应于电容比的反比分配了输入电压Vin，由此防止了输出侧VI呈现出等于或大于电源电压VDD的值。此处，在输入电路IB中，在MOSFET M1的另一端子与地电位VSS之间、在MOSFET M1的另一端与电源电压VDD之间等存在用于构成输入电路的MOSFET的栅极电容。但是，只采用这样的栅极电容，由于上述的耦合使得输出侧VI的值变得等于或大于电源电压VDD。因此，与输入电路IB的输入电容相比，将上述电容器Ci的值设置为足够大。
图5显示了按照本发明的电压箝位电路的一个实施例的具体电路图。MOSFET M1等于图1所示的MOSFET M1，电容器Ci由MOS电容形成。输入电路IB由级联电路构成，该级联电路包括由P沟道MOSFET M3和N沟道MOSFET M4形成的输入侧CMOS反相器以及由P沟道MOSFET M5和N沟道MOSFET M6形成的输出侧CMOS反相器。尽管没有特别的限制，但是在输出侧CMOS反相器电路的输入端子与电路的地电位之间提供N沟道MOSFET M7，由此将输出信号Vo反馈至栅极。
由于这样的构成，在输入侧CMOS反相器电路中，当输出信号Vo呈现出低电平时，MOSFET M7呈现出OFF状态，反相器电路具有对应于MOSFET M3和M4之间电导比的第一逻辑阈值。另一方面，当输出信号Vo呈现出高电平时，MOSFET M7呈现出ON状态，因此MOSFET M4和MOSFET M7彼此并联设置，MOSFET M7的逻辑阈值电压由此变为低于上述第一逻辑阈值的电压。因此，输入电路IB具有滞后传输特性，其中当输入信号从低电平变为高电平时，MOSFET M7呈现出为高电压的上述第一逻辑阈值电压，而当输入信号从高电平变为低电平时，MOSFET M7呈现出为低电压的第二逻辑阈值电压。因此，输入信号Vin呈现出上述的第一逻辑阈值电压或更高，输出信号Vo不改变，除非输入信号Vin呈现出小于第一逻辑阈值电压的第二逻辑阈值电压或更小的电压，因此即使在输入信号Vin为输入电路的逻辑阈值电压附近时产生噪声，输入信号Vo也不会响应噪声而改变，因此能够获得稳定的输入信号。
在此实施例中，电流源Io由抑制型N沟道MOSFET M2构成。MOSFET M2通过连接其栅极和源极来执行恒定电流操作。电流源Io可以由增强型N沟道MOSFET构成，增强型N沟道MOSFET使预定电压施加到其栅极或者具有由多晶硅等形成的高电阻元件。在附图中，省略了用于防止静电击穿的上述二极管。
尽管没有特别的限制，作为形成电容器Ci的MOSFET，使用P沟道晶体管的栅极电容。例如，通过使用相当于几十个诸如MOSFETM4等普通MOSFET的MOSFET来形成此栅极电容。也就是说，形成栅极电容，使其具有大约1pF的电容值。此处，构成MOSFET M1和MOSFET M2，使其分别具有大的尺寸，因此MOSFET M1具有20μm的沟道宽度W和800nm的沟道长度L，MOSFET M2具有20μm的沟道宽度W和8μm的沟道长度L。相反，配置用于构成CMOS反相器电路的N沟道MOSFET M4和N沟道MOSFET M6，使其分别具有小尺寸，因此N沟道MOSFET M4具有8μm的沟道宽度W和2μm的沟道长度L，N沟道MOSFET M6具有7μm的沟道宽度W和800nm的沟道长度L。
图6显示了用于说明按照本发明的电压箝位电路的工作波形图。在图6中，显示了输入电压Vin、箝位电压VI和输出电压Vo的实际测量的波形图。电压箝位电路是图5所示的电路，其中输入电压Vin具有0-12V的高幅度和5V的低电压VDD。如图所示，相对于输入电压Vin获得例如VDD-Vth(MOSFET M1的阈值电压)的箝位电压VI，由此能够通过具有上述滞后特性的两个CMOS反相器电路获得CMOS级的输出电压Vo。
图7是显示使用电压箝位电路中的电容器Ci的电容值作为参数的按照本发明的电压箝位电路的输入电压Vin与箝位电压VI之间关系的上升特征图。在将电容器Ci设为Ci＝0的状态中，也就是没有连接电容器Ci的状态，由于在MOSFET M1的源极与漏极之间耦合了寄生电容Cds，箝位电压VI基本上被升高了大约7.8V，之后随同由上述电流源Io执行的放电，箝位电压VI被逐步降低。也就是说，由MOSFET M3和MOSFET M4形成的CMOS反相器电路的反相器电路的输入电容很小，因此由于寄生电容Cds分担的电压导致箝位电压VI基本上被升高了大约7.8V。
当电容器Ci的电容值分别设为Ci＝0.5pF、Ci＝1pF、Ci＝1.5pF和Ci＝2pF时，箝位电压VI被分别抑制为大约3.6V、3V、2.6V、2.2V。由于电容器Ci也是输入电路的输入电容，所以当电容值增加时，延长了经过MOSFET M1上升到箝位电压VI的充电时间或者在升高电压时的放电时间，因此在此实施例中，将电容值Ci设置成Ci＝1pF，Ci＝1pF被视为必然的最小值。对于寄生电容Cds的耦合操作，通过适当地设定电容器Ci的电容值，能够通过使用该耦合高速地升高或者降低箝位电压VI。
图8是按照本发明的电压箝位电路的输入电压Vin的上升特征图。该图以放大的方式显示了图6所示的上升部分。在此实施例的电压箝位电路中，输入电压Vin在1ns内从0V升高到12V，由于寄生电容的耦合使得在大约相同的时间内上升到接近3V的电压，并最终通过MOSFET M1的充电操作上升到VDD(5V)-Vth。在两级CMOS反相器电路的输入电路IB中，允许输出电压Vo通过大约2ns的信号传输延迟时间上升到高电平。
图9显示了按照本发明的电压箝位电路的输入电压Vin的下降特征图。该图以放大的方式显示了图6所示的电压下降部分的时间。在此实施例的电压箝位电路中，输入电压Vin在1ns内从12V下降到0V，并且在大约相同的时间内由于寄生电容Cds的耦合以及MOSFET M1的放电操作，下降到等于或小于输入电路IB的阈值电压的值。尽管还需要1ns使得输入电压Vin最终下降到0V，但从上述的输入电路IB来看，输入电压大约等于0V。在由两级CMOS反相器电路形成的输入电路IB中，允许输出电压Vo通过大约2ns的信号传输延迟时间下降到低电平。
图10是应用了按照本发明的电压箝位电路的开关式电源器件的一个实施例的方块图。此实施例的开关式电源器件包括控制IC和驱动器IC，并且是降压型开关式电源器件，其使得由高电压形成的输入电压Vin下降到由低电压形成的输出电压Vout。尽管没有特别的限制，但是上述降压型开关式电源器件用于进一步将通过把100V的市场上可获得的AC电压转换成12V的DC电压而形成的高电压转换成大约3V的低电压，在构成微机的CPU(中央处理单元)、存储器电路等的操作中使用3V的低电压。
开关式电源器件包括驱动器IC的第一开关元件和第二开关元件，第一开关元件通过串联连接电容器CO和感应器LO来形成平滑的输出电压Vout，并控制从输入电压Vin(例如大约12V)流入上述感应器LO中的电流，由此允许输出电压Vout呈现出预定电压；第二开关元件将在第一开关元件呈现出OFF状态时在感应器LO中产生的反电动势箝位在预定电位(PGND)。为了允许上述输出电压Vout呈现出预定电压，由电阻R1、R2分担输出电压Vout，并将输出电压Vout施加到提供给控制IC的误差放大器EA并与预定电压进行比较。将误差放大器EA的输出电压和通过三角波发生电路TWG形成的三角波提供给电压比较器CMP，并将电压比较器CMP的输出信号发送至控制电路CONT，由此形成PWM(脉宽调制)信号。使用此PWM信号作为用于上述驱动器IC的上述第一开关元件和第二开关元件的控制信号。也就是说，通过响应PWM信号控制上述第一开关元件的ON周期来控制流过上述感应器LO中的电流。
尽管没有特别的限制，但是将高电压VDD(例如12V)提供至控制IC，而上述误差放大器的输入电压是小电压，因此通过内部电源电路形成了大约5V的低电压，并且通过输入电压操作误差放大器EA、比较器CMP、三角波发生电路TWG和形成PWM信号的控制电路CONT。因此，可以将例如5V的低电压直接施加到控制IC。
在上述的驱动器IC中，尽管没有特别的限制，但是将等于输入电压Vin的高电压(例如12V)提供至上述电源电压端子VDD。端子REG是外部端子，用于稳定稍后所述的内部降压电源电路Reg之输出电压的电容器C2连接到上述端子REG，而用于驱动(如稍后所述)上述第二开关元件的驱动电路的工作电压被提供到端子VLDRV。端子BOOT连接到自举电容C1，自举电容C1升高用于驱动(如稍后所述)上述第一开关元件的驱动电路的工作电压。此电容C1的另一个电极连接到输出端子LX，感应器Lo提供到上述输出端子LX。将用于执行驱动器IC的操作控制(ON/OFF)的操作控制信号输入到端子DISBL。
图11是显示图10所示的驱动器IC的一个实施例的方块图。上述第一开关元件由功率MOSFET Q1构成，并且响应对应于从第一驱动电路(高侧驱动器)HSD提供的输入电压Vin的自举电压信号而被驱动。也就是说，MOSFET Q1由N沟道类型构成，因此当对应于输入电压Vin的驱动电压提供给MOSFET Q1的栅极时，输出电压降低了对应于阈值电压的量。
因此，为了允许将输入电压Vin提供到感应器LO，当MOSFETQ1呈现出OFF状态时，也就是当输出端子LX基本上呈现出由用于箝位的开关元件MOSFET Q2之ON状态所引起的电路之地电位PGND时，自举电容C1通过例如大约5V的电压充电，该例如大约5V的电压是由通过肖特基势垒二极管SBD的内部电源Reg形成的。然后，MOSFET Q2呈现出OFF状态，MOSFET Q1呈现出ON状态，随着由于自举电容器C1引起的MOSFET Q1的源极输出电压的升高，端子BOOT的电压升高了与存储在自举电容C1中的电压对应的量，并且通过第一驱动电路HSD将升高的电压传送到MOSFET Q1的栅极。因此，MOSFET Q1的栅极呈现出的电压比输入电压Vin高出了存储在自举电容C1中的电压，因此，能够将输出端子LX的电压升高到电压Vin。
在此实施例中，配置用于构成第二开关元件的MOSFET Q2，使其通过第二驱动电路(低侧驱动器)LSD以上述的高电压驱动。也就是说，配置第二驱动电路LSD，使其通过从端子VLDRV提供的电压工作。上述的12V或者大约5V的低电压可以提供给上述的端子VLDRV。用户能够任意地设定提供至端子VLDRV的这样的电压。当端子VLDRV以例如12V的高电压工作时，能够降低MOSFET Q2的ON电阻值，因此能够减小开关式电源中的无效电流。
在上述的控制IC中，通过以小于上述输入电压的低电压工作的控制电路CONT形成PWM信号，使得从电容器CO获得的输出电压Vout呈现出预定电压(例如，大约3V)。在驱动器IC中，用于形成第一驱动电路HSD和第二驱动电路LSD的驱动信号的控制逻辑电路由栅极电路G1至G5构成，如图中的虚线表示，上述栅极电路G1至G5以通过电源电路Reg形成的低电压工作。在开关式电源中，必须将停止时间提供给用于构成第一开关元件的MOSFET Q1和用于构成第二开关元件的MOSFET Q2，以防止MOSFET Q1和MOSFET Q2同时呈现ON状态，因此防止由直通电流引起的元件击穿。
因此，通过图1或图5所示的电压箝位电路CP3来箝位提供至用于构成第一开关元件的MOSFET Q1的栅极的驱动信号之电压，使得对应于上述低电压输入到电压箝位电路CP3之输入节点的、提供至MOSFET Q1的栅极的驱动信号的电压被箝位，使用驱动信号作为用于栅极电路G5的反馈信号，形成被发送至第二驱动电路LSD的输入信号。通过图1或图5所示的电压箝位电路CP2来箝位提供至用于构成第二开关元件的MOSFET Q2的栅极的驱动信号之电压，使得对应于上述低电压输入到电压箝位电路CP2之输入节点的、提供至MOSFET Q2的栅极的驱动信号的电压被箝位，使用驱动信号作为用于栅极电路G4的反馈信号，形成被发送至第一驱动电路HSD的输入信号。也就是，电压箝位电路CP3、CP2作为电平移位电路工作，将高幅度的驱动信号转换成低幅度的信号，并设定停止时间以防止第一和第二开关元件同时呈现出ON状态，即，当接收使MOSFET Q1成为OFF状态的信号时将MOSFET Q2设置为ON状态，当接收使MOSFET Q2成为OFF状态的信号时将MOSFET Q1设置为ON状态。
在此实施例中，使用电压箝位电路作为执行上述电平移位操作的电路。此实施例的电压箝位电路表现出高速传输特性，因此电压箝位电路能够设定小的停止时间，用于防止MOSFET Q1和MOSFET Q2同时呈现出ON状态。也就是，如果MOSFET Q1和MOSFET Q2的开关循环周期相等，通过对应于缩短的停止时间的量能够实现高精度的电压控制。
如上所述，栅极电路G4的输出信号是低电压信号，因此通过用于将输出信号转换成高电压信号的电平移位电路LSU将输出信号转换成第一驱动电路HSD的输入信号。此外，在电平移位电路LSU和第一驱动电路HSD中，使用输出端子LX的电位作为电路的参考电位。在控制逻辑电路、电源电路Reg、PWM的输入电路IB以及电压箝位电路CP1和下面说明的低电平检测电路UVL中，使用从端子CGND提供的电位作为这些电路的参考电位。也就是，通过将这些电路的地电位CGND与用于箝位感应器的反电动势的地电位PGND分开，能够稳定操作。
来自用于控制驱动器IC操作的有效/无效(ON/OFF)状态的DISBL的输入信号能够使用落入5V至12V范围内的简单幅度。因此，通过估计以高信号幅度(例如12V)工作的驱动器IC的情况，提供图1所示的电压箝位电路CP1。由于这样的构成，即使当驱动器IC以例如12V的高信号幅度工作，驱动器IC也能够以低功耗工作。当偶尔施加了例如5V的低电压输入信号时，则不执行实质的箝位操作。但是驱动器IC的操作本质上不受影响。
按照上述实施例，能够以稳定的方式高速和低功耗的执行箝位操作。此外，由于快速响应输入电压改变的电压箝位操作，所以能够缩短用于改变开关式电源器件的第一开关元件和第二开关元件的停止时间。
图12是显示图10所示的驱动器IC的另一个实施例的方块图。在此实施例中，驱动器IC采用通过在一个封装内密封三个硅芯片构成的多芯片模块结构。也就是，功率MOSFET Q1和功率MOSFET Q2形成在由硅等形成的分开的半导体衬底上，由图中(硅芯片)CHP1、CHP2的虚线所示，除了上述功率MOSFET Q1和功率MOSFET Q2之外构成驱动器IC的电路形成在由硅等(硅芯片)CHP3形成的一个半导体衬底上，这些芯片密封在一个封装中，由此构成了上述的驱动器IC。在采用多芯片模块结构的这样的驱动器IC中，与图11所示的在一个半导体衬底上形成构成驱动器IC的所有电路相比，能够以低成本制造具有高性能的产品。
尽管已经结合实施例具体说明了由本发明的发明人所做出的发明，但是本发明不限于这样的实施例，在不脱离本发明主旨的情况下，可以进行各种修改。例如，在图1和图6中，可以根据电压箝位的应用来适当地确定MOSFET Q1的尺寸、电容器Ci的电容值和电流源Io的电流。本发明通常用于电压箝位电路(电平移位电路)、开关式电源器件以及开关式电源器件中使用的半导体集成电路器件中。
权利要求
1.一种电压箝位电路，包括输入端子，输入电压提供给该输入端子；MOSFET，其源极和漏极布线之一连接到输入端子，将受到限制的预定电压被提供至其栅极；和电流源，位于所述MOSFET的源极和漏极布线中另一个与该电压箝位电路的地电位之间，该电压箝位电路从MOSFET的源极和漏极布线中另一个获得输出电压。
2.如权利要求1所述的电压箝位电路，其中与所述电流源并联的提供电容器。
3.如权利要求2所述的电压箝位电路，其中所述电容器是MOS电容，其被配置成相对于所述MOSFET的漏极-源极寄生电容具有足够大的电容值；以及所述电流源是其栅极和源极彼此连接的抑制型MOSFET。
4.如权利要求3所述的电压箝位电路，其中所述输出电压被提供给第一CMOS反相器电路的输入端，第一CMOS反相器电路以小于该输入电压的电源电压工作；以及所述预定电压是电源电压。
5.如权利要求1所述的电压箝位电路，其中所述电压箝位电路安装在半导体集成电路器件上；以及所述输入端子包括所述半导体集成电路器件的外部端子，并为其提供了静电击穿防止电路。
6.如权利要求5所述的电压箝位电路，其中第一CMOS反相器电路的输出信号被发送至下一级上的第二CMOS反相器电路的输入端；以及第二CMOS反相器电路的输出信号被反馈至在电压箝位电路的输入端子与电压箝位电路的地电位之间的MOSFET的栅极，由此允许第一CMOS反相器电路具有滞后传输特性。
7.如权利要求5所述的电压箝位电路，其中所述MOSFET和抑制型MOSFET是N沟道类型；以及所述输入电压和电源电压表现为正电压。
8.如权利要求1所述的电压箝位电路，其中所述电流源允许DC电流分量流过其中。
9.如权利要求8所述的电压箝位电路，其中与所述电流源并联地设置电容器。
10.如权利要求9所述的电压箝位电路，其中所述输出电压提供至输入电路的输入部分，所述输入电路以小于所述输入电压的电源电压工作，所述预定电压是电源电压，和所述输入电路包括与所述电容器并联的电容部件。
11.如权利要求1所述的电压箝位电路，其中所述MOSFET的衬底连接到所述MOSFET的另一个源极/漏极线路。
12.一种电压电平移位电路，包括MOSFET，其源极和漏极布线之一连接到输入节点，将受到限制的预定电压被提供至其栅极，输入电压被提供至所述输入节点；电流源，位于所述MOSFET的源极和漏极布线中另一个与电路的地电位之间，并允许DC电流分量流过其中；和该电压电平移位电路从MOSFET的源极和漏极布线中另一个获得输出电压。
13.如权利要求12所述的电压电平移位电路，其中与电流源并联地提供电容器。
14.如权利要求13所述的电压电平移位电路，其中所述电容器是MOS电容，其被配置成相对于MOSFET的漏极-源极寄生电容具有足够大的电容值；以及所述电流源是其栅极和源极彼此连接的抑制型MOSFET。
15.如权利要求14所述的电压电平移位电路，其中所述输出电压被提供给第一CMOS反相器电路的输入端，第一CMOS反相器电路以小于该输入电压的电源电压工作；以及所述预定电压是电源电压。
16.如权利要求12所述的电压电平移位电路，其中该电压电平移位电路安装在一个半导体衬底上。
17.如权利要求16所述的电压电平移位电路，其中该电压电平移位电路安装在半导体集成电路器件上；和所述输入节点是半导体集成电路器件的外部端子，并为其提供了静电击穿防止电路。
18.如权利要求17所述的电压电平移位电路，其中第一CMOS反相器电路的输出信号被发送至下一级上的第二CMOS反相器电路的输入端；以及第二CMOS反相器电路的输出信号被反馈至在电路的输入端子与电路的地电位之间的MOSFET的栅极，由此允许第一CMOS反相器电路具有滞后传输特性。
19.如权利要求14所述的电压电平移位电路，其中所述MOSFET和抑制型MOSFET是N沟道类型；以及输入电压和电源电压表现为正电压。
20.如权利要求13所述的电压电平移位电路，其中所述输出电压提供至输入电路的输入部分，所述输入电路以小于输入电压的电源电压工作；所述预定电压是电源电压，和所述输入电路包括与所述电容器并联的电容部件。
21.如权利要求12所述的电压电平移位电路，其中所述MOSFET的衬底连接到所述MOSFET的另一个源极/漏极线路。
22.一种开关式电源器件，包括感应器；电容器，与所述感应器串联设置并形成输出电压；第一开关元件，其基于输入电压控制流入感应器中的电流；第二开关元件，当第一开关元件呈现OFF状态时，除了箝位形成感应器的输出电压的端之外其将另一端箝位在第一预定电压；第一驱动电路，使用对应于输入电压的第一电压信号驱动第一开关元件；第二驱动电路，使用第二电压驱动第二开关元件；控制电路，通过输入电压或者等于或小于第二电压的第三电压工作，并形成PWM信号使得从电容器获得的输出电压成为第二预定电压；所述控制逻辑电路，通过第三电压工作，并通过接收PWM信号形成用于第一驱动电路和第二驱动电路的驱动信号；其中控制逻辑电路包括第一电压箝位电路和第二电压箝位电路，第一电压箝位电路响应第三电压执行第一开关元件的驱动信号的电压箝位并将第一开关元件的驱动信号反馈至第二驱动电路的输入端，第二电压箝位电路响应低电压执行第二开关元件的驱动信号的电压箝位并将第二开关元件的驱动信号反馈至第一驱动电路的输入端，所述控制逻辑电路执行开关控制以防止第一和第二开关元件同时呈现ON状态；和所述电压箝位电路包括输入节点，驱动信号被提供至该输入节点；MOSFET，其源极和漏极布线之一连接到输入节点，第三电压被提供至其栅极；和电流源，位于所述MOSFET的源极和漏极布线中另一个与电路的地电位之间；和该电压箝位电路从MOSFET的源极和漏极布线中另一个获得通过执行驱动信号的电压箝位产生的反馈信号。
23.如权利要求22所述的开关式电源器件，其中开关式电源器件包括第三电压箝位电路，和第三电压箝位电路包括输入节点，用于控制开关式电源器件的有效/无效(ON/OFF)状态的输入信号被提供至该输入节点；MOSFET，其源极和漏极布线之一连接到输入节点，第三电压被提供至其栅极；和电流源，位于所述MOSFET的源极和漏极布线中另一个与电路的地电位之间，其中该第三电压箝位电路从MOSFET的源极和漏极布线中另一个获得通过执行输入信号的电压箝位产生的控制信号。
24.如权利要求23所述的开关式电源器件，其中与所述电流源并联的提供电容器。
25.如权利要求24所述的开关式电源器件，其中所述电容器是MOS电容，其被配置成相对于MOSFET的漏极-源极寄生电容具有足够大的电容值；以及所述电流源由栅极和源极彼此连接的抑制型MOSFET构成。
26.如权利要求23所述的开关式电源器件，其中所述电流源允许DC电流分量流过其中。
27.如权利要求26所述的开关式电源器件，其中与所述电流源并联的提供电容器。
28.如权利要求27所述的开关式电源器件，其中反馈信号被提供至所述控制逻辑电路的输入部分，所述控制逻辑电路以小于驱动信号的电源电压工作。
29.一种半导体集成电路器件，包括第一开关元件，其通过降低输入电压控制用于形成输出电压的电流；端子，其允许电流通过其中；第二开关元件，当第一开关元件呈现OFF状态时，其将该端子箝位在预定电位；第一驱动电路，使用对应于输入电压的第一电压信号驱动第一开关元件；第二驱动电路，使用第二电压驱动第二开关元件；和控制逻辑电路，通过输入电压或者等于或小于第二电压的第三电压工作，并通过接收PWM信号形成用于第一驱动电路和第二驱动电路的驱动信号，其中所述控制逻辑电路包括第一电压电平移位电路和第二电压电平移位电路，第一电压电平移位电路响应第三电压将第一开关元件的驱动信号的电压电平移位并将第一开关元件的驱动信号反馈至第二驱动电路的输入端，第二电压电平移位电路响应低电压将第二开关元件的驱动信号的电压电平移位并将第二开关元件的驱动信号反馈至第一驱动电路的输入端，所述控制逻辑电路执行开关控制以防止第一和第二开关元件同时呈现ON状态，第一开关元件形成在第一半导体衬底上，第二开关元件形成在第二半导体衬底上，第一驱动电路、第二驱动电路、控制逻辑电路以及第一和第二电压电平移位电路形成在第三半导体衬底上，和第一、第二和第三半导体衬底密封在一个封装内。
30.如权利要求29所述的半导体集成电路器件，其中第一和第二电压电平移位电路包括输入节点，驱动信号被提供至该输入节点；MOSFET，其源极和漏极布线之一连接到输入节点，第三电压被提供至其栅极；和电流源，位于所述MOSFET的源极和漏极布线中另一个与电路的地电位之间，并允许DC电流分量流过其中，其中该半导体集成电路器件从MOSFET的源极和漏极布线中另一个获得通过移位驱动信号的电压电平而产生的反馈信号。
31.如权利要求29所述的半导体集成电路器件，其中该电路器件包括第三电压电平移位电路，第三电压电平移位电路形成在第三半导体衬底上，第三电压电平移位电路含有输入端子，用于控制开关式电源器件的有效/无效(ON/OFF)状态的输入信号被提供至输入端子；MOSFET，其源极和漏极布线之一连接到输入端子，第三电压被提供至其栅极；和电流源，位于所述MOSFET的源极和漏极布线中另一个与电路的地电位之间并允许DC电流分量流过其中，和该第三电压电平移位电路从MOSFET的源极和漏极布线中另一个获得通过移位输入信号的电压电平而产生的控制信号。
32.如权利要求30所述的IC，其中与电流源并联的提供电容器。
33.如权利要求32所述的半导体集成电路器件，其中电容器是MOS电容，其被配置成相对于MOSFET的漏极-源极寄生电容具有足够大的电容值；以及电流源是栅极和源极彼此连接的抑制型MOSFET。
34.如权利要求30所述的半导体集成电路器件，其中反馈信号被发送至通过小于驱动信号的电源电压工作的控制逻辑电路的输入部分。
35.如权利要求29所述的半导体集成电路器件，其中电流是通过感应器和与感应器串联设置的电容器使其从输入电压流入感应器以形成输出电压的电流。
36.如权利要求35所述的半导体集成电路器件，其中通过将端子箝位在预定电位来箝位在感应器中产生的反电动势。
37.一种电压电平移位电路，包括输入端子，输入电压被提供至该输入端子；MOSFET，其源极和漏极布线之一连接到输入端子，将受到限制的预定电压被提供至其栅极；其中MOSFET的衬底连接到MOSFET的源极和漏极布线中另一个，并从MOSFET的源极和漏极布线中另一个获得输出电压。
38.如权利要求37所述的电压电平移位电路，其中电压电平移位电路包括电流源，其提供在MOSFET的源极和漏极布线中另一个与电路的地电位之间。
39.如权利要求38所述的电压电平移位电路，其中与电流源并联的提供电容器。
40.如权利要求39所述的电压电平移位电路，其中电容器是MOS电容，其被配置成相对于MOSFET的漏极-源极寄生电容具有足够大的电容值；以及电流源是栅极和源极彼此连接的抑制型MOSFET。
41.如权利要求37所述的电压电平移位电路，其中输出电压被提供给第一CMOS反相器电路的输入端，第一CMOS反相器电路以小于该输入电压的电源电压工作；以及预定电压是电源电压。
42.如权利要求37所述的电压电平移位电路，其中箝位电路安装在半导体集成电路器件上；和输入端子是半导体集成电路器件的外部端子，并为其提供了静电击穿防止电路。
43.如权利要求41所述的电压电平移位电路，其中第一CMOS反相器电路的输出信号被发送至下一级上的第二CMOS反相器电路的输入端；以及第二CMOS反相器电路的输出信号被反馈至在第二CMOS反相器电路的输入端子与电路的地电位之间的MOSFET的栅极，由此允许第一CMOS反相器电路具有滞后传输特性。
44.如权利要求40所述的电压电平移位电路，其中MOSFET和抑制型MOSFET是N沟道类型；以及输入电压和电源电压表现为正电压。
45.如权利要求38所述的电压电平移位电路，其中电流源允许DC电流分量流过其中。
46.如权利要求45所述的电压电平移位电路，其中与电流源并联的提供电容器。
47.如权利要求46所述的电压电平移位电路，其中输出电压提供至输入电路的输入部分，输入电路以小于输入电压的电源电压工作，并且预定电压是电源电压，和输入电路包括与电容器并联的电容部件。
全文摘要
本发明提供一种以稳定方式工作并具有简单结构的电压箝位电路和一种能够高速操作的开关式电源器件。在开关式电源器件，一个源极/漏极布线连接到输入端子，输入电压被提供至该输入端子，将被限制的预定电压提供至栅极，并使用在源极和漏极布线中另一个与电路的地电位之间提供电流的MOSFET，从源极和漏极布线中另一个获得与输入电压对应的箝位输出电压。开关式电源器件还包括第一开关元件和第二开关元件，第一开关元件控制流入感应器中的电流使得输出电压呈现出预定电压；第二开关元件在第一开关元件关闭时将感应器中产生的反电动势箝位在预定电压。在这样的开关式电源器件中，电压箝位电路用在用于设置停止时间的反馈线路中。
文档编号H02M7/538GK1922786SQ200580002989
公开日2007年2月28日 申请日期2005年1月14日 优先权日2004年1月21日
发明者工藤良太郎, 立野孝治 申请人:株式会社瑞萨科技