专利名称：一种cmos集成电路中的esd保护装置的制作方法
技术领域：
本发明属于模拟电路领域，是涉及一种CMOS集成电路中的ESD保护系统。
背景技术：
静电在芯片的制造、封装、测试和使用过程中无处不在，积累的静电荷以几安培或 几十安培的电流在纳秒到微秒的时间里释放，瞬间功率高达几百千瓦，放电能量可达毫焦 耳，对芯片的摧毁强度极大。所以芯片设计中静电保护模块的设计直接关系到芯片的功能 稳定性，极为重要。随着工艺的发展，器件特征尺寸逐渐变小，栅氧也成比例缩小。二氧化 硅的介电强度近似为8 X 106V/cm,因此厚度为IOnm的栅氧击穿电压约为8V左右，尽管该 击穿电压比3. 3V的电源电压要高一倍多，但是各种因素造成的静电，一般其峰值电压远超 过8V;而且随着多晶硅金属化(Polyside)、扩散区金属化(Silicide)、多晶硅与扩散区均 金属化(Salicid)等新工艺的使用，器件的寄生电阻减小，ESD保护能力大大减弱。
发明内容
本发明就是针对上述问题，提供一种具有新颖的CMOS集成电路中的ESD保护系统。为实现上述目的，本发明采用如下技术方案，本发明的栅极需经电阻Rg接地，以 使GCNMOS在CMOSIC工作时是关闭的，另有-NMOS连接成电容状Cc加强电容耦合作用；当 有正的ESD电压在输入PAD上发生时，一部分的正电压会经由Cd与Cc耦合到GCNMOs的 栅极，栅极电压会经由Rg放电到地去，Rg的大小会影响栅极电压的维持(Holding)时间， GCNMOS均勻导，以提升其ESD防护能力。本发明的有益效果MOS集成电路ESD保护电路基于工艺级别、器件级别和电流级别的改进，已有大量 优秀的ESD保护电路出现，ESD保护电路强度已超过2000V(采用HBM模型试验)。ESD保 护电路如采用栅耦合PTLSCR/NTLSCR ESD保护电路，可有效的对深亚微米CMOS IC薄栅氧 化层保护，而且占用的版图面积只占传统ESD保护电路的1/2左右。
图1是本发明的电路原理图。
具体实施例方式本发明的栅极需经电阻Rg接地，以使GCNMOS在CMOSIC工作时是关闭的，另 有-NMOS连接成电容状Cc加强电容耦合作用；当有正的ESD电压在输入PAD上发生时，一 部分的正电压会经由Cd与Cc耦合到GCNMOs的栅极，栅极电压会经由Rg放电到地去，Rg的 大小会影响栅极电压的维持(Holding)时间，GCNMOS均勻导，以提升其ESD防护能力。
权利要求
一种CMOS集成电路中的ESD保护装置，其特征在于栅极需经电阻Rg接地，以使GCNMOS在CMOSIC工作时是关闭的，另有 NMOS连接成电容状Cc加强电容耦合作用；当有正的ESD电压在输入PAD上发生时，一部分的正电压会经由Cd与Cc耦合到GCNMOs的栅极，栅极电压会经由Rg放电到地去，Rg的大小会影响栅极电压的维持(Holding)时间，GCNMOS均匀导，以提升其ESD防护能力。
2.根据权利要求1所述的一种CMOS集成电路中的ESD保护装置，其特征在于二极管正 向工作电压为0. 8 1. 2V。
全文摘要
一种CMOS集成电路中的ESD保护装置属于模拟电路领域，是涉及一种CMOS集成电路中的ESD保护系统。本发明就是提供一种具有新颖的CMOS集成电路中的ESD保护系统。本发明的栅极需经电阻Rg接地，以使GCNMOS在CMOSIC工作时是关闭的，另有-NMOS连接成电容状Cc加强电容耦合作用；当有正的ESD电压在输入PAD上发生时，一部分的正电压会经由Cd与Cc耦合到GCNMOs的栅极，栅极电压会经由Rg放电到地去，Rg的大小会影响栅极电压的维持(Holding)时间，GCNMOS均匀导，以提升其ESD防护能力。
文档编号H02H9/04GK101997307SQ20091001334
公开日2011年3月30日 申请日期2009年8月25日 优先权日2009年8月25日
发明者李佳音 申请人:李佳音