锁相环路电路以及运行锁相环路电路的方法和系统的制作方法

专利名称：锁相环路电路以及运行锁相环路电路的方法和系统的制作方法
技术领域：
本发明涉及锁相环路(Phase-Locked Loop, PLL)电路。
技术背景PLL电路在许多方面被广泛应用，包括例如时钟与数据恢复、时 钟合成、频率合成、调制解调器等。 一般而言，PLL电路通常被用来 提供一个与输入时钟接近的输出时钟。如图1所示是一个传统的PLL电路100，包括一个相频检测器 (Phase Frequency Detector, PFD) 103，一个电荷泵105， 一个环路滤波 器107, —个压控振荡器(Voltage Controlled Oscillator, VCO) 109和一 个分频器111。所述分频器111将输出时钟Fvco除以一个除法因子N 得到一个反馈时钟102。 所述PFD 103检测一个参考时钟Fref 101与 反馈时钟102之间的一个相差。所述电荷泵105依据参考时钟Fref 101 是先于或落后于反馈时钟102的情况，产生一个正向或反向传输的电 荷泵电流ICP给环路滤波器107。所述环路滤波器107整合这些电荷脉 冲并产生一个振荡器控制电压Vctrl.。所述振荡器控制电压Vctrl升高 或者降低所述VCO 109的输出时钟Fvco直到参考时钟Fref 101与反馈 时钟102的相位同步。所述环路滤波器107进一步包括串联的一个环 路电阻器113和一个环路电容器115。所述除法因子N由所述输出时钟 Fvco的一个预期频率决定。由于所述除法因子N为常数，所述PLL电 路100能使输出时钟Fvco精确地为参考时钟Fref 101的N倍。请参考下列公式计算一个PLL电路100的阻尼因子S和固有频率<formula>formula see original document page 9</formula>(2)其中Kvco是所述VCO 109根据弧度与电压的比值得出的调谐灵 敏度，Icp是电荷泵电流，N是除法因子，Rp是环路电阻113的阻值， CP是环路电容115的电容。所述固有频率am表征所述PLL电路100的响应性能。所述阻尼 因子S用来检测所述PLL电路100的瞬态性能。如果采用不合适的阻 尼因子5，电路的波动不能被阻滞，令所述PLL电路IOO变得不稳定。 一般而言，阻尼因子越小响应性能越好，瞬态性能越差。较大的阻尼 因子具有更好的动作频率响应但是在时间反应方面它们显得迟滞。最 佳的阻尼因子S是0.707，其常被用来作为获得时间响应和频率响应之 间的均衡值。由公式(1)和(2)可见所述PLL电路100的阻尼因子S和固有 频率con依赖于其他物理参数，比如电阻、电容、电流等，它们根据不 同的制造工艺和运行环境而具有明显的变化。此外，为了减少独立元 器件的使用，所述环路电阻113和环路电容115会嵌入芯片。然而，经 过集成电路加工，假如这些PLL参数的变化超过了特定的范围和冗余， 所有的PLL参数将会在一定范围内变化并且影响所述PLL电路100的 性能。例如，在最差条件下生产的芯片，片上电阻和电容变化超过±25%。 因此，阻尼因子S和固有频率om不能保持其各自生产过程和运行环境 中的恒定设计值。类似的，其他重要的PLL规格，例如环路频宽、相 位噪声、开关瞬变和环路稳定性，也会偏离设计值。例如，阻尼因子S 与PLL电路的稳定性和相位余量是本质相关的。环路频宽也是阻尼因 子S的一个性能。 一些应用需要一个覆盖整个输出频率范围的恒定环 路频宽，并且最佳的环路频宽应所述大于最大的频宽频谱。发明内容本发明所要解决的技术问题是提供一种运行锁相环路电路的设备 和方法，其环路主要参数与环路元件的变化无关，为恒定的常数。本发明提供了一种锁相环路电路，所述锁相环路电路包括一个环 路，所述环路包括 一个电荷泵，所述电荷泵包含一个用来产生电荷泵电流的电荷电阻部分； 一个环路滤波器，所述环路滤波器包含连接 到所述电荷泵的一个滤波器电阻部分和一个滤波器电容部分，所述环 路滤波器基于所述电荷泵电流产生一个振荡器控制电压； 一个压控振 荡器，所述压控振荡器包含一个振荡器电阻部分和一个振荡器电容部 分，所述压控振荡器连接到所述环路滤波器，并在所述振荡器控制电 压控制下产生一个输出时钟；其中，所述滤波器电阻部分的电阻值与 所述电荷电阻部分及所述振荡电阻部分的阻值呈比例变化，并且所述 滤波器电容部分的电容值与所述振荡器电容部分的电容值呈比例变 化，使所述锁相环路电路的阻尼因子保持大体上恒定。本发明所述的锁相环路电路环路其中所述压控振荡器更进一步包 括 一个电流源，所述电流源用来产生一组电流； 一组振荡器电容， 所述组振荡器电容连接到所述电源，通过所述一组电流对所述一组振 荡器电容选择性充电，产生一组振荡器电压； 一个比较器，所述比较 器连接到所述一组振荡器电容，用以将所述一组振荡器电压和一个参 考电压进行比较； 一个触发器，所述触发器连接到所述比较器，基于 所述比较结果以产生所述输出时钟，其中所述输出时钟还控制一组振 荡器电容的充电。本发明还提供一种运行锁相环路电路的方法，包括把一个参考 时钟与一个反馈时钟进行比较，并产生一个基于所述比较结果的控制 信号；基于包括一组电阻元件和一组电容元件的环路中的所述控制信 号产生一个输出时钟，其中所述电阻元件的阻值相互呈比例变化，所 述电容元件的电容值相互呈比例变化，通过利用所述一组电阻元件和 所述一组电容元件，使所述锁相环路电路的阻尼因子保持大体上恒定； 并且通过一个除法因子除所述输出时钟产生一个反馈时钟。本发明还提供一种运行锁相环路电路的系统，包括 一个频率相 位检测器，所述频率相位检测器用来把一个参考时钟和一个反馈时钟 进行比较，并且基于所述比较结果产生一个控制信号； 一个环路，所 述环路具有连接到所述频率相位探测器的一组电阻元件和一组电容元 件，基于所述控制信号以产生一个输出时钟，其中所述电阻元件的阻 值相互呈比例变化，所述电容元件的电容值相互呈比例变化，通过利用所述一组电阻元件和所述一组电容元件，所述锁相环路电路的阻尼 因子保持大体上恒定； 一个分频器，所述分频器连接到所述环路，利 用一个除法因子除所述输出时钟，以产生所述反馈时钟。通过采用以上技术方案，可以得到一个参数稳定的锁相环路电路， 以及相关设备及其运行的方法，在于实际运行和使用中，相较于现有 技术而言，不仅简洁、容易实施并且有效、稳定，采用本发明的锁相 环路电路，可以达到对被调节电路更精确的控制，特别适于应用在 10MHz到200MHz的环境中。


本发明的优点可以明显根据如下所述具体实施例的详细描述得之，其描述可以结合相应附图考虑，其中图1所示是一个传统PLL电路。 图2所示是本发明的一个实施例的PLL电路。 图3所示是本发明的一个实施例的环路示意图。 图4所示是本发明的一个实施例的VCO时序图。 图5所示是本发明的一个实施例的调谐电路示意图。 图6所示是本发明的一个调谐电路的时钟示意图。 图7所示是本发明的一个实施例的一列可开关电阻示意图。 图8所示一列可开关电阻的阻值与谐振信号的对比图。 图9所示是根据本发明的另一个实施例中电荷泵示意图。 图IO所示是根据本发明的另一个实施例的VCO示意图。 图ll所示是根据本发明的另一个实施例的环路滤波器示意图。 图12所示是根据本发明的另一个实施例的运行一个锁相环路电 路方法的流程图。
具体实施方式
以下将参考本发明的具体实施方式
描述本发明，虽然本发明可以 根据所述具体实施方式
进行描述，可以理解的是，本发明并不仅仅限 于所述的具体实施方式
。相反，本发明覆盖其他所有可以被包括在本12发明权利要求书定义的主旨和范围内的改变，修改和等同的方式。图2所示是本发明一个PLL电路200的方框图。为了简洁明了， 在此对与图1中标示相同编号具有类似功能的元件，将不会重复描述。 PLL电路200中包括一个环路，所述环路还包括一组电阻元件和一组 电容元件，其中所述两组元件分别为一个电荷泵205、 一个环路滤波器 207和一个VCO 209的电阻部分和电容部分，例如，电荷泵205可以 包括一个充电电阻部分211，环路滤波器207可以包括一个滤波电阻部 分213和一个滤波电容部分215， VCO 209可以包括一个振荡器电阻部 分217和一个振荡器电容部分219。当所述组电阻元件是同一类型或者 材料时，所述组电阻元件的阻值彼此之间按一定比例变化，并且其任 何两个电阻元件之间的电阻值之比保持大体上恒定，与制造流程和运行环境无关。此处所说的"大体上恒定的阻尼因子"意味着所述阻尼因子 能变化，但是其变化是保持在一个范围内，使得输出时钟Fvco能被锁 在一个预设的时间内，所述预设的时间部分取决于设计的阻尼因子的 值，例如0.707。与此类似，当所述组电容元件是同样的类型或材料时， 所述组电容元件的电容彼此之间按一定比例变化，并且其任何两个电 容元件之间的电容值之保持大体上恒定，与制造流程和运行环境无关。 此处所说的术语"大体上恒定固有频率"意味着所述固有频率能变化，但 是其变化是保持在一个范围内，使得输出时钟Fvco能被锁定一个预设 的时间内，所述预设的时间部分取决于设计的固有频率。作为本发明的进一步改进，PLL电路200的阻尼因子S是电阻比 和电容比的一个函数，因而保持大体上恒定，使所述PLL电路200性 能稳定，与制造工艺和运行环境无关。更进一步而言，为了实现固有 频率"n的稳定，加入一个调谐电路203，通过调整这组电阻元件或者 这组电容元件，使所述调谐电路203能保持所述PLL电路200的一个 RC值大体上恒定，所述PLL电路200的固有频率am是所述RC值的 一个函数，因而保持大体上恒定，与制造工艺和运行环境无关。图3是本发明的一个实施例的二阶PLL电路300的示意图。为了 简洁明了，对于和图l、图2中标示相同编号具有类似功能的元件，将 不会重复描述。所述PLL电路300中的环路包括一个电荷泵301， 一个环路滤波器303和一个VCO 305。所述电荷泵301包括一个运算放 大器311、 一个参考电阻313、金属氧化物半导体(MOS)晶体管M1A 至M1E和开关315、 317。通过运算放大器311和M0S晶体管M1A， 将一个参考电压Vref加至参考电阻313以产生一个参考电流Iref。所 述参考电流Iref经过参考电阻313和MOS晶体管，其可以通过如下公 式得到其中Rref是参考电阻313的阻值，MOS晶体管M1A至M1E基 于参考电流Iref产生一个电荷泵电流Icp，其分别经过MOS晶体管M1C 和M0S晶体管M1E，形成一个电流镜。根据所述电流镜的镜参数，例 如，宽与长的比值，可以得到一个电荷泵电流Icp与参考电流Iref之间 的镜增益Acp，所述电荷泵电流Icp可以通过如下公式得到开关315和317分别连接到MOS晶体管M1C和M1E，可以选择 性地对电流的接收或发出。当开关315被开关使能信号SW1接通时， 电荷泵301将作为电流源提供经过MOS晶体管M1C至环路滤波器303 的电荷泵电流Icp。相反地，当开关317被开关使能信号SW2接通时， 电荷泵301将作为电流阱接收经过环路滤波器303至MOS晶体管M1E 的电荷泵电流Icp。另外，选择开关使能信号SW1或SW2取决于由 PFD103所检测到的相位差。响应于电荷泵301发送或接收电荷泵电流Icp，环路滤波器303产 生一个振荡器控制电压Vctrl。所述环路滤波器303能具有多种形态， 例如由一个滤波器电阻331和一个滤波器电容333串联的环路滤波器 303。当开关315接通，电荷泵电流Icp从MOS晶体管M1C经过开关 315和环路电阻331流至环路电容333。在这种情况下，所述环路电容 333被充电并且随后所述振荡器控制电压Vctrl将会升高。当开关317 接通，所述电荷泵电流Icp自环路电容333经过环路电阻331和开关 317流至MOS晶体管M1E。在这种情况下，所述环路电容333被放电 并且随后振荡器控制电压Vctrl将会降低。根据振荡器控制电压Vctrl的变化，所述VCO305向上或向下调整 输出时钟频率Fvco。如图3所示，所述VCO305可能包括一个运算放 大器351、 一个参考电阻353、 MOS晶体管M2A至M2C、振荡电容 355和357、比较器359和361和一个触发器363。通过与MOS晶体管M2A连接的运算放大器351在参考电阻353 上施加所述振荡器控制电压Vctrl，产生一个电流，所述电流同时流过 参考电阻353和MOS晶体管M2A。基于所述电流，由MOS晶体管 M2A至M2C组成的电流镜产生一个分别流经M2B和M2C的振荡电流 Ivco。根据所述电流镜的镜参数，例如宽与长度的比值，可以在振荡电 流Ivco与经过MOS晶体管M2A的电流之间得到一个镜增益Avco。所 述振荡电流Ivco能够根据如下公式得到其中，为了简化相关公式，把其中AR*Rref定义为参考电阻353 的阻值。所述振荡电容355和357被分别连接到MOS晶体管M2B和M2C 以便被交替充电。为了控制振荡电容355和357的充放电过程，例如 MOS晶体管M2D和M2E的开关设备分别与振荡电容355和357并联。 当MOS晶体管M2D被开关断开并且MOS晶体管M2E被开关闭合， 所述振荡电容355通过接收来自MOS晶体管M2E的振荡电流Ivco充 电，同时所述振荡电容357通过MOS晶体管M2E放电。相反地，当 所述MOS晶体管M2D被开关接通并且MOS晶体管M2E被开关断开， 所述振荡电容357通过接收来自MOS晶体管M2C的振荡电流Ivco充 电，同时所述振荡电容357通过MOS晶体管M2D放电。此外，加在振荡电容355和357两端的振荡电压VI和V2被分别 加在比较器359和361的正极，用来与比较器359和361负极的一个 参考电压进行比较。为简化相关公式，所述参考电压在此被定义为 Aamp与参考电压Vref的乘积(Aamp*Vref)。比较器359和361的输 出分别被触发器363的输入设置(S)和输入重设(R)端接收。响应 于接收到的信号，所述触发器363在输出端Qp和Qn产生输出时钟 Fvco。所述MOS晶体管M2D和M2E被触发器363输出信号控制，以便阶段性转换振荡电容355和357的充放电过程。以这种方式，所述 VCO305得以连续工作。图4所示是图3中VCO305的一个定时图。在图4中，假定振荡 电容355的电容值Cvcol与振荡电容357的电容值Cvco2相同，为了 方便说明，可以设为Cvco。首先，假设MOS晶体管M2D被开关断开 并且MOS晶体管M2E被开关接通，振荡电容355被振荡电流Ivco充 电并且振荡电容357通过MOS晶体管M2E放电。如波形403所示， 放电过程很快完成。如波形401所示，当振荡电压VI在Tvco/2时刻 达到Aamp*Vref时，充电过程结束。所述时间Tvco/2可以通过下式得 到2 — /在Tvco/2时刻，比较器359输出一个逻辑高电平值。触发器363 输入端S响应于所述逻辑高电平值，在输出端Qp出现一个上升沿并在 输出端Qn出现一个下降沿。在来自输出端Qp和Qn的信号控制下， MOS晶体管M2E从接通转换到断开，而MOS晶体管M2D从断开转 换到接通。g卩，如波形405所示，触发振荡电容355的放电过程，同 时如波形407所示，触发振荡电容357的充电过程。与此类似，当振 荡电压V2在Tvco时刻达到Aamp*Vref，充电过程结束。在Tvco时刻， 比较器361输出一个逻辑高电平值。触发器363的输入端R响应于所 述逻辑高电平值，在输出端Qp处出现一个下降沿并且在输出端Qn处 出现一个上升沿。在来自输出端Qp和Qn的信号控制下，MOS晶体管 M2E从断开转换到接通，而MOS晶体管M2D在从接通转换到断开。 以这种方式，所述振荡循环连续自激。根据公式(5)和(6)，输出频率信号Fvco能从如下公式得出々co&。=丄=_^ = A^li_^ (7)訪t^广i ^^ i9广I力y J因此，所述VC0305的调谐灵敏度Kvco能从下式中得出<formula>formula see original document page 16</formula>把公式(8)代入公式(1)和(2)，可以得出<formula>formula see original document page 17</formula>(10)其中Rref是参考电阻313的阻值，AR*Rref是参考电阻353的阻 值，Rp是滤波器电阻331的阻值，Cp是滤波器电容333的电容值， Cvco是振荡电容355 (357)的电容值。参考公式(9)可以推导出阻尼因子S将会保持一个大体上恒定 值，假如电阻值Rp相对于电阻值Rref和A^Rref成比例变化，并且电 容值Cp相对于电容值Cvco成比例变化。这一结果可以通过让参考电 阻313,参考电阻353和滤波器电阻331使用相同的类型或材料，并且 让滤波器电容333和振荡器电容355和357使用相同的类型或材料来 得到。另外，假如除法因子N为了调整输出频率Fvco而改变，通过调 整镜增益Acp和/或Avco，阻尼因子S能够仍旧保持大体上恒定。参考公式(10)，可以推导出固有频率con将会保持一个大体上恒 定值，假如由电阻Rref、电阻A^Rref、电容Cp和电容Cvco组成的 RC组件被保持大体上恒定。所述结果可以通过使用调谐电路203得到， 所述调谐电路通过调节参考电阻313和参考电阻353或者滤波器电容 333和振荡电容355和357，使得RC组件大体上恒定。作为本发明的进一步改进，假如滤波器电容333和振荡电容355 和357被调谐电路203的一个调谐信号调整，电容值Cp仍旧相对于电 容值Cvco变化，因为其是由相同类型或材料制成的。因此，根据公式 (9)，阻尼因子S将不会受到影响。假如参考电阻313和参考电阻353 被图3所示的调谐信号调整，滤波器电阻331能被同样的调谐信号调 整，以便确保电阻值Rp始终相对于电阻值Rref和AR*Rref两者成比例 变化。因此，根据公式(9)阻尼因子5将不会受到影响。其结果是， 阻尼因子5和固有频率an能各自同时保持大体上恒定，与制造工艺和运行环境无关。参考图2和图3，可以理解，参考电阻313对应电荷电阻部分211， 滤波器电阻331对应滤波器电阻部分213，参考电阻353对应振荡电阻 部分217，滤波器电容333对应滤波器电容部分215，振荡电容355和 357对应振荡电容部分219,图3是图2中框图的一个实施例，其目的 是为了进行演示，而不是对本发明的限定。本文如下部分会对本发明 更多实施例进行描述，以便演示多种可选择的PLL电路结构。图5是本发明的一个实施例的调谐电路203的示意图。所述调谐 电路203可以包括一个运算放大器501、 一个调谐电阻503、 一个调谐 电容505、MOS晶体管M3A和M3B，以及由开关507, —个比较器509 和一个数字模块511组成一个调谐信号发生器510。与MOS晶体管M3A连接的运算放大器501在调谐电阻503两端 施加一个参考电压Vrefl，从而产生一个经过调谐电阻503和MOS晶 体管M3A的电流。基于所述电流，MOS晶体管M3A和M3B形成一 个电流镜，产生一个经过MOS晶体管M3B的调谐电流Itune。根据电 流镜的镜参数，例如，宽度与长度的比值，在调谐电流Itune和经过 MOS晶体管M3A的电流之间可以得到一个镜增益Atunel。所述调谐 电流Itune可以通过如下公式得到其中Rtune是调谐电阻503的阻值。调谐电容505连接到MOS晶体管M3B以便用来充电，为了控制 调谐电容505的充放电过程，开关507并联到调谐电容505。当开关 507断开时，调谐电容505通过接收来自MOS晶体管M3B的调谐电流 Itune充电。作为对比，当开关507接通时，调谐电容505通过开关507 放电；在充放电过程中，在调谐电容505两端产生一个调谐电压Vtune。在调谐信号发生器510中，调谐电容505两端的调谐电压Vtune 被进一步提供给比较器509的一个正极，用来与比较器509负极的一 个参考电压进行比较。为简化相关公式，所述负极的参考电压在此定 义为Atunev*Vrefl。数字模块511接收一个来自比较器509的输出信号CMPout，所述数字模块还接收一个参考时钟信号CLK_Tref并产生 所述调谐信号和一个时序信号CLK—Tune。所述数字模块511可以用来 构成多种数字电路，例如一个5位数计算器。所述时序信号CLK—Tune 加在开关507上用来控制开关507的断开和接通期间并随之控制电容 505的充放电期间。一个调谐信号(如3比特代码)被加在图5所示调谐电阻503上， 同时加在图3所示参考电阻313、参考电阻353和滤波器电阻331上。 在被调谐信号调整的情况下，调谐电阻503的电阻值Rtime相对于调谐 电容505的电容值Ctune成反比变化，以便保持一个恒定的RtuneCtune 组件，下文将会对其详细描述。当调谐电阻503与参考电阻313具备 相同的类型或材料时，参考电阻353和滤波器电阻331和调谐电容505 与滤波器电容333和振荡器电容355和357具备相同的类型或材料时， 电阻值Rref、电阻值A产Rref、电容值Cp和电容值Cvco组成的RC组 件将会由于同样的调谐信号而保持大体上恒定。随后，根据公式(IO)， 固有频率om保持大体上恒定。除了同时把调谐信号施加到调谐电阻503、参考电阻313、参考电 阻353和滤波器电阻331上，所述调谐信号也能被同时施加到调谐电 容505、滤波器电容333、振荡电容355和357上，以调整相应的电容 值。类似地，根据公式(10)，由电阻值Rref、电阻值A Rref、电容 值Cp和Cvco组成的RC组件也能被保持大体上恒定，以使固有频率am 维持恒定。图6是本发明的一个实施例的调谐电路时序图，在T0时刻，数字 时钟511发出时序信号CLKJTune。响应于时序信号CLK_Tune，开关 507被断开以启动调谐电容505的充电过程，在Ttune时刻，在调谐电 容505两端的调谐电压值达到AR*Rref， Ttune能从下式得到进一步来说，开关507的断开时间超过Ttune，例如时序信号 CLK一Tune可以持续2*Ttune的期间，同样地，Ttune也可以从下式得到7iune = Mune 7"ref (13)其中Tref为参考时钟信号CLK—Tref的周期，Ntune为周期Ttune 的循环次数，参考公式(11)， (12)和(13)可以得到如下公式(14):<formula>formula see original document page 20</formula>她eK如前所述，根据公式(14)，调谐电路203的设计应当能够得到恒 定的RtuneCtune组件。在此，对循环次数Ntune预设一个恒定的目标 值，例如，假设数字模块511制成的5比特计数器，循环次数Ntune 设定的目标值为16以获得一个更宽的调谐范围。在调谐过程中，数字 模块511计算循环次数Ntune，根据计算的循环次数Ntune和预设的目 标值16的差别，数字模块511增加或者减少所述调谐信号，其可以是 一个3比特代码。随着调谐信号被增加或减小，调谐电阻503和参考 电阻313、参考电阻353和滤波器电阻331随之调整，直到循环次数 Ntune的计数等于16。因此，所述RtuneCtune组件被保持在恒定的 16*，,*^值。如前所述，基于同样的信号，所述由电阻值Rref、电阻值AR*Rref，电容值Cp和Cvco组成的RC组件也将会保持大体上恒 定。图6中所示的图(a)、 (b)和(c)显示了三种调谐图形。在图(a) 中，当调谐电容505上的调谐电压达到参考电压Atunev*Vrefl时，比 较器509的输出信号CMPout出现一个上升沿；在上升沿出现前，数字 模块511计算14个时钟循环，其说明调谐信号应该被增加，以便获得 一个更大的调谐电阻503并随之获得一个更大的循环次数Ntime。在图 (b)中，当调谐电容505两端的调谐电压达到参考电压Atunev*Vrefl 时，比较器509的输出信号CMPout出现一个上升沿；在出现上升沿前， 数字模块511计算18个时钟循环，其说明所述调谐信号应该被减小以便得到一个更小的调谐电阻503并随之获得一个更小的循环次数Ntune。在图(c)中，当调谐电容505两端的调谐电压达到参考电压 Atunev*Vrefl时，比较器509的输出信号CMPout出现一个上升沿；在 出现上升沿前，数字模块511计算16个时钟循环，其说明已经达到一 个稳定状态，此时RtuneCtune组件和周期数Ntune预设的目标值16保持大体上恒定。图7所示一个开关电阻阵列的示意图。例如调谐电阻503、参考 电阻313、参考电阻353和滤波器电阻331之类的电阻元件，可以采用 这种开关电阻阵列结构，使调谐信号能以数字化方式控制相应的电阻 值，所述调谐信号可以是数字代码。假设调谐信号是一个3比特代码， B2B1B0，所述开关电阻阵列700可以包括一个最小的电阻701、 一个 电阻703、 一个电阻705、 一个电阻707、 一个开关709、 一个开关711、 一个开关713。电阻701至707依次串联，开关709至713分别与电阻 703至707中的一个并联，使得当相应的开关在3比特代码B2B1B0的 控制下接通时，预先设定的电阻会出现短路。另外，根据一个预先设 定的电阻值范围，各个电阻之间的关系可以被设定，例如，最小的电 阻701的电阻值可以被设为Rmin，电阻703的电阻值被设为AR，电 阻705的电阻值被设为2AR，电阻707的电阻值被设为4AR。作为本 发明的进一步改进，当调谐代码使用更多的比特时，开关电阻阵列700 可以用相似的方式扩展，并获得更好的性能。图8中显示的图800是开关电阻阵列的电阻值与调谐代码的对应 关系。比特B0至B2分别控制开关709至713的状态。当调谐代码 B2B1B0被设置为000时，开关电阻阵列得到最小的电阻Rmin。当调 谐代码B2B1B0被设为111时，开关电阻阵列得到最大的电阻 Rmin+7AR。为了得到比较大的电阻值偏差，开关电阻阵列的设计值可 以从下式得出i designed=i min+4 * AR (15) 如果AR为Rdesigned的10%并且以Rdesigned为 一个单元，对于实施例的开关电阻阵列700，可以得到一个-40%至+30%的电阻值偏差。换 句话说，假如开关电阻阵列的设计值是预先设定的，最小电阻值Rmin可以从下式得出Rmin = Rdesigned-4*AR (16)另外，本领域技术人员可以知道的是，诸如调谐电容505、滤波 器电容333、、振荡电容355和357之类的电容元件，可以选用相似的 结构，以便相应的电容可以被调谐信号以数字化的方式控制，为了简 单明了，其示意图在此不再赘述。图9是本发明一个电荷泵900的示意图。为简洁明了，在图3中 标示相同编号具有类似功能的元件，将不会重复描述。如图9所示， 电荷泵900包括一组镜单元，其结构相同，但具有不同的镜增益，用 来产生一个可编程的镜增益Acp。例如镜单元903具有镜增益2.5，镜 单元905具有镜增益3.0，镜单元907具有镜增益3.5。所述可编程镜 增益Acp被一个数字选择信号决定。数字选择信号的每个比特通过一 个相关联的选择设备连接到所述组镜单元中的一个。例如，比特AO经 过通道909和911组成的选择设备连接到镜单元903。当比特AO被设 为O时，通道卯9和911被接通，镜单元903被选中并根据镜增益2.5 产生电荷泵电流Icp。相似地，基于数字选择信号，其他镜单元也可以 被选中并根据对应的镜增益产生电荷泵电流Icp。作为本发明的进一步改进，本领域技术人员可以知道的是，所述组镜单元可以很容易应用到VCO305中，以便得到一个可编程的镜增 益Avco。参考公式(9)，当除法因子N改变以调整输出频率Fvco时， 通过调整镜增益Acp和/或Avco，阻尼因子S仍旧可以保持大体上恒定。 在此处，数字选择信号能根据除法因子N得到相应的Acp和/或Avco， 并根据相应的Acp和/或Avco，所述阻尼因子S能被保持大体上恒定。图IO所示为本发明的另一个实施例的VCO1000的示意图。为简 洁明了，图3中标示相同编号具有类似功能的元件，将不会重复描述。 VCOIOOO，即环形振荡器，包括一组级联式反相单元，例如反相单元 1001、 1003和1005。该组反相单元具有相同的结构。例如反相单元1001 包括一个MOS晶体管1007、由一个MOS晶体管1009和1011组成的 差分输入、振荡电容1013和1015、 MOS晶体管1017和1019。MOS晶体管1007和MOS晶体管M2A组成一个电流镜。通过所述电流镜，产生一个经过MOS晶体管1007的振荡电流Ivco。所述MOS 晶体管1007进一步连接到MOS晶体管1009和1011，其可以被在输入 端INP1和INN1的输入信号交替接通。振荡电容1013连接到MOS晶 体管1009的栅极端，当输入端INP1的电压变化时充电或放电。与此 类似地，振荡电容1015连接到MOS晶体管1011的栅极端，当输入端 INN1的电压变化时充电或放电。MOS晶体管1017和1019分别连接到 MOS晶体管1009和1011,用来设定环形振荡器1000的一个电压值。 在此处，MOS晶体管1007与MOS晶体管M2B相同，并且MOS晶体 管1017与MOS晶体管1023相同。由于这些元件的相同，当MOS晶 体管1009接通后，节点1004与1002的电压相同。由于在节点1002 的电压被一个运算放大器1021稳定在Aamp*Vref，当MOS晶体管1009 接通时，在节点1004位置的电压也被稳定在Aamp*Vref。类似地，当 MOS晶体管1011接通时，节点1006的电压为Aamp*Vref。或者说， 输出端OUTN1和OUTP1的电压值被设定为Aamp*Vref。假设反相单元1001的输入端INP1和INN1的初始电压分别为逻 辑低电平和逻辑高电平，MOS晶体管1007即将接通，同时MOS晶体 管1009即将断开。在这种情况下，所有的振荡电流Ivco将流经MOS 晶体管1007到达MOS晶体管1017。由于节点1004的电压为 Aamp*Vref，输出端OUTNl和OUTN2的电压将会分别为逻辑高电平 和逻辑低电平，输出端OUTN1和OUTN2的电压随后被反相单元1003 和1005以同样的方式进一步处理，直到反相单元1005的输出端OUTN3 和OUTP3的电压分别为逻辑高电平和逻辑低电平，输出端OUTN3进 一步连接到振荡电容1013和输入端INP1。由于在输出端OUTN3位置 的逻辑高电平值，振荡电容1013被充电至Aamp*Vref并且MOS晶体 管1009被断开。类似地，由于输出端OUTP3位置的逻辑低电平值， 振荡电容器1015被放电直到放完并且MOS晶体管1011被接通。以这 种方式，振荡循环过程自发并连续地进行。所述环形振荡器1000振荡频率Fvco可以从下式得到f =《 jpro^vco 二《 _" c,_n 了、Amy ,膨 :A,e"， /Lj/cO其中Kconstant是一个恒定值，其依赖于多个因素，诸如在环形振荡器1000中的反相器数量，Cvco是振荡电容1013 (1015)的电容值。 最佳Kconstant可以依据经验，通过环形振荡器1000的仿真得出。根 据公式(17)，调谐敏灵敏度可以通过下式得出 <formula>formula see original document page 2</formula>公式(18)与公式(8)具有类似的特性，其意味着所述环形振荡 器1000可以替换图3中的VCO305。参考图2和图IO，环形电容器1013 和1015对应振荡电容部分219,参考电阻353对应振荡电阻部分217。图11是本发明的一个实施例的在4阶PLL电路中的环路滤波器 电路1100的示意图。除了滤波器电阻331和滤波器电容333，环路滤 波器电路1100进一步包括产生第一附加极点的电容1103、电阻1101 和产生第二附加极点的电容1105。第一附加极点可以是固有频率con 的十倍以上，第二附加极点可以更大。这两个电极值的价值在于减少因 为对输出Vctrl的周期性干扰的参考穿通，和倾向于不影响阻尼因子S 和固有频率con的效果。无论如何，电容1103和1105可以是与PLL中 所有其他电容元件具有同样类型或材料，并且电阻1101可以是与PLL 中所有其他电阻元件具有同样类型或材料，以保持阻尼因子S大体上 恒定。类似地，无论电阻331和1101或者电容333、 1103和1105都能 被调谐信号调整以维持固有频率wn大体上恒定。参考图2和图11，电阻1101和滤波器电阻331对应滤波器电阻部 分213。滤波器电容333和电容器1103和1105对应滤波器电容部分215。 本发明也适用于3阶PLL电路，为了简洁，此处不再重复描述其工作 方式。参考图3、图5、图9和图10，其中所有的MOS晶体管都可以被 其他已知设备，诸如双极型结型晶体管，结型场效应晶体管等替代， 只要其能够实现本发明所述的功能即可。可以理解，根据本发明启示 所作的任何变化条件，方式修改、变化和要素替代，都属于本发明的 权利要求书所限定的范围。图12所示的流程图1200是运行锁相环路电路的方法，虽然图12 中标示了明确步骤，但这种步骤是实施举例，本发明适合于实现其他变化的步骤或图12所示步骤的变化形式。在框图1210位置，将一个反馈时钟与一个参考时钟进行比较，并 且产生一个基于所述比较结果的控制信号。例如，PLL电路200包括 PFD103以比较反馈时钟102和参考时钟101，并基于所述比较结果产 生一控制信号。在框图1220位置，在包括一组电阻元件和一组电容元件的环路 中，基于所述控制信号一个产生输出时钟。例如，PLL电路200包括 一个环路，所述环路包括一组电阻元件和一组电容元件，所述两组元 件分别属于电荷泵205、环路滤波器207和VCO 209的电阻部分和电 容部分。作为本发明的进一步改进，电阻元件的电阻值相互呈比例变 化，电容元件的电容值相互呈比例变化，PLL电路200的阻尼因子5 通过使用所述组电阻元件和所述组电容元件，大体上上保持恒定。在框图1230位置，通过被一个除法因子除所述输出时钟，得到所 述反馈时钟。例如，PLL电路中的频率除法器111通过输出时钟Fvco 除以除法因子N，得到所述反馈时钟102。本发明说明书所用的术语和表述是用来描述发明而不是对发明的 限定，也没有排除与本发明等同的方案和技术特征；其他修改，变化， 和可选择的技术方案或技术特征等任何在本发明启示下得出的技术方 案或技术特征，都属于本发明权利要求保护的范围。
权利要求
1.一种锁相环路电路，所述锁相环路电路包括一个环路，所述环路包括一个电荷泵，所述电荷泵包含一个用来产生电荷泵电流的电荷电阻部分；一个环路滤波器，所述环路滤波器包含连接到所述电荷泵的一个滤波器电阻部分和一个滤波器电容部分，所述环路滤波器基于所述电荷泵电流产生一个振荡器控制电压；一个压控振荡器，所述压控振荡器包含一个振荡器电阻部分和一个振荡器电容部分，所述压控振荡器连接到所述环路滤波器，并在所述振荡器控制电压控制下产生一个输出时钟；其中，所述滤波器电阻部分的电阻值与所述电荷电阻部分及所述振荡电阻部分的阻值呈比例变化，并且所述滤波器电容部分的电容值与所述振荡器电容部分的电容值呈比例变化，使所述锁相环路电路的阻尼因子保持大体上恒定。
2. 根据权利要求l所述锁相环路电路，其特征在于，所述电荷电 阻部分、滤波器电阻部分和振荡器电阻部分包括一组相同类型的电阻 元件，并且所述滤波器电容部分和所述振荡器电容部分包括一组相同 类型的电容元件。
3. 根据权利要求2所述锁相环路电路，其特征在于，所述电阻元 件各自包括一个可变电阻的开关电阻阵列。
4. 根据权利要求2所述锁相环路电路，其特征在于，所述电容元 件各自包括一个可变电容的开关电容阵列。
5. 根据权利要求l所述锁相环路电路，其特征在于，所述阻尼因 子保持恒定，且与制造工艺和运行环境无关。
6. 根据权利要求l所述锁相环路电路，其特征在于，所述电荷电 阻部分和所述振荡器电阻部分的电阻值与所述滤波器电容部分和所述 振荡器电容部分的电容值之乘积恒定，使所述锁相环路电路的固有频 率保持大体上恒定。
7. 根据权利要求6所述锁相环路电路，其特征在于，所述固有频 率保持大体上恒定，且与制造工艺和运行环境无关。
8. 根据权利要求6所述锁相环路电路，其特征在于，还包括一个调谐电路，所述调谐电路连接到所述环路，使所述固有频率 保持大体上恒定。
9. 根据权利要求8所述锁相环路电路，其特征在于，所述调谐电路还包括一个电流源，所述电流源具有一个调谐电阻，以产生一个调谐电流；一个调谐电容，由所述调谐电流对所述调谐电容充电，以产生一 个调谐电压；一个调谐信号发生器，所述调谐信号发生器连接到所述调谐电容， 并产生一个基于所述调谐电压的调谐信号。
10. 根据权利要求9所述锁相环路电路，其特征在于，所述调谐 信号用来调整所述调谐电阻、所述电荷电阻部分、所述滤波器电阻部 分和所述振荡器电阻部分的阻值。
11. 根据权利要求9所述锁相环路电路，其特征在于，所述调谐 信号用来调整所述调谐电容、所述滤波器电容部分和所述振荡电容部 分的电容值。
12. 根据权利要求9所述锁相环路电路，其特征在于，所述调谐电阻与所述电荷电阻部分、所述滤波器电阻部分和所述滤波器电阻部 分的电阻元件类型相同，并且所述调谐电容与所述滤波器电容部分和 所述振荡器电容部分的电容元件类型相同。
13. 根据权利要求9所述锁相环路电路，其特征在于，所述调谐信号发生器还包括一个开关，所述开关与所述调谐电容并联，其中所述调谐电容在 所述开关预设的断开期间被充电，并在所述开关的接通期间被放电；一个比较器，所述比较器连接到所述调谐电容，其将所述调谐电 压和参考电压进行比较，并根据比较结果产生一个输出信号；一个数字时钟，所述数字时钟连接到所述比较器，基于一个参考 时钟信号和所述输出信号产生所述调谐信号，其中所述数字时钟还连 接到所述开关用以预设所述断开期间。
14. 根据权利要求13所述锁相环路电路，其特征在于，所述预设的断开期间比所述调谐电压达到所述参考电压的期间长。
15. 根据权利要求1所述锁相环路电路，其特征在于，所述电荷泵还包括一个具有可编程镜增益的电流镜，其中根据所述输出时钟预 设所述可编程镜增益，当所述输出时钟的频率变化时，使所述阻尼因 子保持大体上恒定。
16. 根据权利要求1所述锁相环路电路，其特征在于，所述压控振荡器还包括一个具有一个可编程镜增益的电流镜，其中根据所述输 出时钟预设所述可编程镜增益，当所述输出时钟的频率变化时，使所 述阻尼因子保持大体上恒定。
17. 根据权利要求1所述锁相环路电路，其特征在于，所述压控 振荡器是一个由一组级联式反相器构成的环形振荡器。
18. 根据权利要求1所述锁相环路电路，其特征在于，所述电荷泵还包括一个参考电流发生器，所述参考电流发生器用来产生一个参考电流；一个电流镜，所述电流镜连接到所述参考电流发生器，基于所述 参考电流以产生所述电荷泵电流；一个开关设备，所述开关设备连接到所述电流镜，根据一个控制 信号以决定所述电荷泵电流的流向。
19. 根据权利要求1所述锁相环路电路，其特征在于，所述压控 振荡器还包括一个电流源，所述电流源用来产生一组电流；一组振荡器电容，所述组振荡器电容连接到所述电源，通过所述 一组电流对所述一组振荡器电容选择性充电，产生一组振荡器电压；一个比较器，所述比较器连接到所述一组振荡器电容，用以将所 述一组振荡器电压和一个参考电压进行比较；一个触发器，所述触发器连接到所述比较器，基于所述比较结果 以产生所述输出时钟，其中所述输出时钟还控制一组振荡器电容的充 电。
20. 根据权利要求1所述锁相环路电路，其特征在于，所述锁相 环路电路可以为二阶电路、三阶电路或四阶电路。
21. —种运行锁相环路电路的方法，其特征在于，包括 把一个参考时钟与一个反馈时钟进行比较，并产生一个基于所述比较结果的控制信号；基于包括一组电阻元件和一组电容元件的环路中的所述控制信号 产生一个输出时钟，其中所述电阻元件的阻值相互呈比例变化，所述 电容元件的电容值相互呈比例变化，通过利用所述一组电阻元件和所 述一组电容元件，使所述锁相环路电路的阻尼因子保持大体上恒定；并且通过一个除法因子除所述输出时钟产生一个反馈时钟。
22. 根据权利要求21所述运行锁相环路电路的方法，其特征在于，所述一组电阻元件具有相同的类型，并且所述一组电容元件具有相同 的类型。
23. 根据权利要求21所述运行锁相环路电路的方法，其特征在于，还包括调整所述一组电阻元件，使所述锁相环路电路的固有频率保持大 体上恒定。
24. 根据权利要求21所述运行锁相环路电路的方法，其特征在于，还包括 '调整所述一组电容元件，使所述锁相环路电路的固有频率保持大 体上恒定。
25. 根据权利要求21所述运行锁相环路电路的方法，其特征在于， 还包括利用一个调谐电阻产生一个调谐电流；利用所述调谐电流对一个调谐电容充电以产生一个调谐电压； 基于所述调谐电压，产生一个调谐信号。
26. 根据权利要求25所述运行锁相环路电路的方法，其特征在于， 所述的调谐电阻与所述一组电阻元件具有相同的类型，且所述的调谐 电容与所述的一组电容元件具有相同的类型。
27. 根据权利要求25所述运行锁相环路电路的方法，其特征在于， 还包括把所述调谐信号加到所述调谐电阻和所述一组电阻元件上；根据所述调谐信号调整所述调谐电阻和所述一组电阻元件，使所 述调谐电阻的阻值与调谐电容的电容值呈反比例变化，以使所述一组 电阻值与所述一组电容值呈反比例变化。
28. 根据权利要求25所述运行锁相环路电路的方法，其特征在于， 还包括把所述调谐信号加到所述调谐电容和所述一组电容元件上； 根据所述调谐信号调整所述调谐电容和所述一组电容元件，使所述调谐电容的电容值与所述电阻的阻值呈反比例变化，以使所述一组电容值与所述一组电阻值呈反比例变化。
29. 根据权利要求21所述运行锁相环路电路的方法，其特征在于， 还包括当所述锁相环路电路的输出时钟变化时，调整所述锁相环路电路 中形成的镜增益，以保持所述阻尼因子大体上恒定。
30. 根据权利要求29所述运行锁相环路电路的方法，其特征在于， 利用一个数字选择信号调整所述镜增益,所述数字选择信号根据所述输 出时钟的频率被预先设定。
31. —种运行锁相环路电路的系统，其特征在于，包括 一个频率相位检测器，所述频率相位检测器用来把一个参考时钟和一个反馈时钟进行比较，并且基于所述比较结果产生一个控制信号； 一个环路，所述环路具有连接到所述频率相位探测器的一组电阻 元件和一组电容元件，基于所述控制信号以产生一个输出时钟，其中 所述电阻元件的阻值相互呈比例变化，所述电容元件的电容值相互呈 比例变化，通过利用所述一组电阻元件和所述一组电容元件，所述锁 相环路电路的阻尼因子被保持大体上恒定；一个分频器，所述分频器连接到所述环路，利用一个除法因子除 所述输出时钟，以产生所述反馈时钟。
32. 根据权利要求31所述运行锁相环路电路的系统，其特征在于， 所述一组电阻元件具有相同的类型，并且所述一组电容元件具有相同 的类型。
33. 根据权利要求31所述运行锁相环路电路的系统，其特征在于， 所述环路具有环路电流之间形成的镜增益，其中根据所述输出时钟调整所述镜增益，当所述输出时钟的频率变化时，使所述阻尼因子保持 大体上恒定。
34. 根据权利要求31所述运行锁相环路电路的系统，其特征在于， 还包括一个调谐电路，所述调谐电路连接到所述环路，使所述电阻元件 的阻值与所述电容元件的电容值呈反比例变化，以保持所述锁相电路 的固有频率大体上恒定。
35. 根据权利要求34所述运行锁相环路电路的系统，其特征在于， 所述调谐电路包括一个调谐电阻和一个调谐电容，并且其中所述的调 谐电阻与一组电阻元件的类型相同，所述调谐电容与一组电容元件的 类型相同。
全文摘要
本发明揭示了锁相环路电路以及运行锁相环路电路的设备和方法，所述锁相环路电路包括一组电阻元件和一组电容元件，其分布在电荷泵、环路滤波器和压控振荡器中，所述组电阻元件具有一组电阻值相互呈比例变化的电阻，所述组电容元件具有一组电容值相互呈比例变化的电容，通过所述组电阻元件和所述组电容元件，锁相环路电路的阻尼因子被保持实质恒定，相较于现有技术而言，不仅简洁、容易实施并且有效、稳定，采用本发明的锁相环路电路，可以达到对被调节电路更精确的控制，特别适于应用在10MHz到200MHz的环境中。
文档编号H03L7/18GK101262224SQ20081000773
公开日2008年9月10日 申请日期2008年3月7日 优先权日2007年3月8日
发明者蒙 褚, 陈斯德 申请人:凹凸电子(武汉)有限公司