锁相环电路和无线装置的制作方法

专利名称：锁相环电路和无线装置的制作方法
技术领域：
本发明涉及锁相环(PLL —Phase Locked Loop)电路。而且涉及 具备PLL电路的无线装置。
背景技术：
(第一现有结构)图13是表示有关第一现有结构的锁相环电路(以下称PLL电路) 模块图。图13中的PLL电路，具备电压控制振荡器IO、分频器31、 第一相位比较器40、基准信号输入端子50、充电泵60以及滤波器 70。对以上构成的PLL电路的工作原理，参照图13进行说明。 分频器31以与从基准信号输入端子50被输入给第一相位比较器40的基准信号fREF相同频率那样的分频比，对电压控制振荡器10的振荡信号fvco进行分频。第一相位比较器40输出从分频器31输出的 振荡分频信号fmv与从基准信号输入端子50被输入的fREF间的相位 差。充电泵60将第一相位比较器40的输出信号转换为适于电压控制 振荡器10的控制的信号。滤波器70使充电泵60的输出信号中的DC 成分通过，并将控制电压施加给电压控制振荡器10。电压控制振荡 器10以与从滤波器70输出的控制电压相应的频率fvco振荡。从电压 控制振荡器10输出的振荡信号被输入到分频器31，此后重复以上的 工作。重复以上工作，当从分频器31输出的fD,v和从基准信号输入端子被输入的fREF相一致时，图B的PLL电路被锁定。图14 (a)是表示图13所示的PLL电路中的振荡频率fvco的时 间变化的特征图。图14 (b)是表示分频器31的电流b,v的时间变化 的特征图。图14 (a)中，纵轴为电压控制振荡器10的振荡频率fva)。 图14 (b)中，纵轴为分频器电流iDIV。横轴的tE时刻表示图13的 PLL电路被锁定的时刻。图14 (a)的纵轴上的fL、 fH、 fix、 fHH、 fE 分别表示电压控制振荡器10的使用下限频率、使用上限频率、fl一 余量(margin)、 &+余量、锁定频率。而图14 (b)的纵轴上的i化、 im、 ifLL、 i細 表示fvco分别为 fl、 f*H、 fLL、 fHH时，分频器31以设定 的分频比进行分频时所需要的电流。通常，分频器为了对高频成分进行分频，需要较大的电流。而且，如图14 (a)所示，电压控制振荡 器10的振荡频率范围是考虑PLL电路的制作偏差、PLL锁定后的温 度变化和电源电压的变化等，因而在使用范围上加上余量而被设计 的。如图14所示那样，图13所示的PLL电路，振荡频率有可能为 fHH，因此分频器31需要 i細 电流。 (第二现有结构)图15是表示有关第二现有结构的PLL电路模块图。图15的PLL 电路是在图13所示的PLL电路上增加电压转换器80和第二相位比 较器92的结构。图16是表示构成图15中的PLL电路的电压控制振 荡器11和电压转换器80的一具体构成例的图。对以上构成的PLL电路的工作原理，参照图15和图16进行说明。第二相位比较器92，在对fDIV和fREF的相位差(频率差)取时 间平均，且fmv和fREF的相位差被调整到预先规定的范围内时，输出控制信号。电压转换器80根据从第二相位比较器92输出的信号，转 换施加给电压控制振荡器11的电压。如图16所示，电压转换器80由可变电容电压输出端子801、控制输入端子802、恒压源803、充电泵电压输入端子804以及开关805 组成。控制输入端子802与第二相位比较器92的输出相连接。充电 泵电压输入端子804与滤波器70的输出相连接。开关805根据被输入到控制输入端子802的信号，在fVCC)的调整 开始初期(粗调期间)与恒压源803 —侧相连接，而在fmv和fREF的 相位差被调整到预先规定的范围内后(微调期间)则与充电泵电压输 入端子804 —侧相连接。通过开关805被选择的电压Vo或Vep由可 变电容电压输出端子801输出。而且，如图16所示，电压控制振荡器ll由可变电容电压输入端 子111，电容器112，可变电容113，开关114a、 114b、 114c，电容 器115a、 115b、 115c，电感器116，振荡电路117以及振荡信号输出 端子118组成。在粗调期间，V。被施加给可变电容电压输入端子111，可变电容 113成为由Vo确定的固定电容。而且，通过选择性地切换开关114a、 114b以及114c，使电容器115a、 115b以及115c也可选择性地工作，且离散地使其容量值变化。在微调期间，Vep被施加给可变电容电压输入端子lll。由此，可 变电容113成为由Vep确定的电容，其容量值连续地变化。图15所示的PLL电路中，工作原理与图13所示的PLL电路不 同的是，第二相位比较器92切换粗调期间和微调期间而调整频率， 并锁定PLL电路。粗调期间中的fvco并不稳定，但由于第二相位比 较器92对fDlv和fREF的相位差取时间平均而输出其相位差，因此PLL 电路能够无误地进行粗调。图17是表示图15所示的PLL电路的振荡频率变化的特征图。 图17中，纵抽的fk表示粗调开始频率，横轴的ts表示粗调结束时刻， 其它的标记与图14所示的特征图相同，所以省略说明。如图17所示， tc时刻之前是离散地调整频率，而te时刻以后是连续地调整频率。在tE时刻PLL电路进行锁定。图15所示的PLL电路与图13所示PLL电路一样，分频器31需 要ifHH电流。这种结构用于获得宽的振荡频率范围，例如专利文献l (日本专利第3488180号公报)所述。在图13及图15所述的PLL电路中，如图14及图17所示那样，分频器31为了以振荡频率fHH正常地进行分频工作，需要ifflH电流，而这比以使用上限频率fH在分频器31中所需要的电流iffl大。而且，图15所示的PLL电路，适合于在一个半导体基板上形成 电容器和电感器，因此能够将所有的构成元件内装在半导体集成电路 内。内装了时，对确定振荡频率的电容器和电感器的值，很难在半导 体集成电路形成后进行调整，因此需要将对图17所示的使用频率范 围的余量设定为比图14所示的余量(Margin)大。由此ifHH也需要 更大的电流。而且，近几年，无线通信的宽频带化导致了使用上限频率的变高， 因此更需要减小对使用频率的余量。综上所述，产生如下的课题将由图13及图15所示那样的、需 要大电流的PLL电路组成的无线装置，通过来自电池的供电而使其 工作时，由于PLL电路的消耗电力大而很难让长时间工作。而且， 要让无线装置长时间工作，可以实现电池大型化，但实现电池大型化， 就难于实现无线装置的小型化。发明内容本发明的目的在于提供一种以低消耗电力实现宽的振荡频率范 围的PLL电路(锁相环电路)。而且提供一种能够实现低消耗电力、 宽的振荡频率范围以及小型化的无线装置。本发明的PLL电路，具备电压控制振荡器；分频器，对上述 电压控制振荡器的振荡信号进行分频并输出振荡分频信号；第一相位比较器，输出上述分频器的振荡分频信号和基准信号间的相位差；充 电泵，将上述第一相位比较器的输出信号转换为上述电压控制振荡器 的控制用信号；滤波器，使上述充电泵的输出信号中的DC成分通过， 并向上述电压控制振荡器输出电压；第二相位比较器，对上述分频器 的振荡分频信号和基准信号的相位差取时间平均；电流控制电路，根 据在上述第二相位比较器中取时间平均的相位差，控制上述分频器的 工作电流。根据本发明的PLL电路，即使生成从低频到高频的宽范围的频 率，根据第二相位比较器的输出结果，电流控制电路也能工作以减小 分频器的电流，从而可降低消耗电力。而且，本发明的无线装置，至少可以接收和发送电波，并且具备: 高频放大器，放大通过天线接收的高频信号；生成振荡信号的PLL 电路；混频器，利用从上述高频放大器输出的高频信号和从上述PLL 电路输出的振荡信号生成低频信号；低频放大器，放大从上述混频器 输出的低频信号；解调器，对从上述低频放大器输出的低频信号进行 解调，上述PLL电路具备电压控制振荡器；分频器，对上述电压 控制振荡器的振荡信号进行分频并输出振荡分频信号；第一相位比较 器，输出上述分频器的振荡分频信号和基准信号间的相位差；充电泵， 将上述第一相位比较器的输出信号转换为上述电压控制振荡器的控 制用信号；滤波器，使上述充电泵的输出信号中的DC成分通过，并 向上述电压控制振荡器输出电压；第二相位比较器，对上述分频器的 振荡分频信号和基准信号的相位差取时间平均；电流控制电路，根据 在上述第二相位比较器中取时间平均的相位差，控制上述分频器的工 作电流。根据本发明的无线装置，能够接收宽的振荡频率范围的电波。另 外，由于具备以低消耗电力驱动的PLL电路，因此可以长时间接收 和长时间视听。再者，由于具备以低消耗电力驱动的PLL电路，因此不需要实现电池的大型化，就能够实现适宜移动的小型装置。而且，根据本发明的无线装置，可以对应于具有不同频带域的通 信标准。并且，能够实现适宜长时间运用和移动的小型装置。


图1是表示有关第一实施方式的PLL电路的结构模块图。图2是表示第一实施方式中的振荡频率和分频器电流的特征图。图3是表示用于有关第一实施方式的PLL电路的、电流控制电路的一具体构成例的电路图。图4是表示用于有关第一实施方式的PLL电路的、第二相位比较器的一具体构成例的电路图。图5是表示用于有关第一实施方式的PLL电路的、分频器的一具体构成例的电路图。图6是表示有关第二实施方式的PLL电路的结构模块图。图7是表示有关第三实施方式的PLL电路的结构模块图。图8是表示第三实施方式中的振荡频率和分频器电流的特征图。图9是表示用于有关第三实施方式的PLL电路的、电流控制电路的一具体构成例的电路图。图IO是表示有关第四实施方式的PLL电路的结构模块图。图11是表示第四实施方式中的振荡频率和分频器电流的特征图。 图12是表示有关第五实施方式的PLL电路和利用它的无线装置的结构模块图。图13是表示第一现有结构中的PLL电路的结构模块图。图14是表示第一现有结构中的振荡频率和分频器电流的特征图。图15是表示第二现有结构中的PLL电路的结构模块图。图16是表示第二现有结构中的电压控制振荡器和电压转换器的电路图。图17是表示第二现有结构中的振荡频率和分频器电流的特征图。
具体实施方式
本发明的PLL电路(锁相环电路)，还具备被连接在上述电压控 制振动器与上述分频器之间的放大器，上述电流控制电路可以以控制 上述放大器和上述分频器中的一方或两方的工作电流的结构构成。而且，上述电流控制电路可以构成为通过输入外部控制信号的控制输入端子，控制上述放大器和上述分频器中的一方或两方的电流。而且，还具备电压转换器，所述电压转换器可以构成为被连接 在上述滤波器与上述电压控制振荡器之间，且根据上述第二相位比较 器的输出结果，选择并输出定电压或上述滤波器的输出电压。以下参照附图对本发明的实施方式进行说明。另外，在各实施方 式中对同样的构成元件使用同一符号。 (第一实施方式)图1是表示有关第一实施方式的PLL电路的结构模块图。图1 所示的PLL电路的特征在于，在图13所示的PLL电路中具备第二相 位比较器90和电流控制电路100。在本实施方式中，重点说明与图 13中的PLL电路的不同点。图1所示的PLL电路，具备电压控制振荡器10、分频器30、第 一相位比较器40、基准信号输入端子50、充电泵60、滤波器70、第 二相位比较器90以及电流控制电路100。分频器30，以与从基准信号输入端子50被输入到第一相位比较器40的基准信号fREF相同的频率那样的分频比对电压控制振荡器10的振荡信号fvco进行分频。第一相位比较器40输出包含从分频器30 输出的振荡分频信号fmv和从基准信号输入端子50被输入的基准信 号fREF间的相位差信息的信号。充电泵60将第一相位比较器40的输出信号转换为适合电压控制振荡器10的控制的信号。滤波器70使充 电泵60输出的{言号中的DC (直流)成分通过，并把控制电压输入 到电压控制振荡器10。电压控制振荡器10以与从滤波器70输出的 控制电压相应的频率fvco振荡。从电压控制振荡器IO输出的振荡信 号被输入到分频器30中，此后进行重复上述动作。重复上述动作，当从分频器30输出的振荡分频信号的频率fDIV与从基准信号输入端子50输入的基准信号的频率fREF相一致时，图1所示的PLL电路进行锁定。另一方面，第二相位比较器90对从分频器30输出的振荡分频信号的频率fDW和从基准信号输入端子50被输入的基准信号的频率fREF 进行比较，取fbw和fREF的相位差的时间平均。第二相位比较器90 在fmv和fREF的相位差被调整到预先确定的范围之内时，输出控制信号。从第二相位比较器90输出的控制信号被输入到电流控制电路100 中。电流控制电路100，根据从第二相位比较器90输出的控制信号 进行控制以调整分频器30的工作电流b^。另外，图2中，振荡频率fVC0与锁定频率fE相一致的时刻和，工作电流bIV从ifHH变化到ifH 的时刻(tE)不同，这是因为对frav和fREF的相位差取了时间平均。图2 (a)是表示图1所示的PLL电路中的振荡频率fvco的时间 变化的特征图。图2 (b)是表示分频器的30的工作电流bw的时间 变化的特征图。图2中横轴的tE时刻表示图1的PLL电路进行锁定 的时刻。图2 (a)中纵轴的fL是使用下限频率、fH是使用上限频率、 fix是从fl减去余量(margin)的频率、fkH是在&上加上余量的频率、fk是锁定频率。而且，图2 (b)中纵轴的ifL、 iffl、 ifLL、 ifflH表示fvco 分别为fl、 fH、 fLL、 fHH时，分频器30以所设定的分频比进行分频所需要的工作电流。 一般，分频器为了对高频进行分频，往往需要大的工作电流。而且，如图2 (a)所示，电压控制振荡器10的振荡频率 范围是考虑PLL电路的制作偏差、PLL锁定后的温度变化、电源电压变化等，所以在使用范围上加上余量而被设计的。如图2 (a)所示，在PLL电路的调整期间的tE时刻之前，由于 振荡频率有可能达到频率fHH，因此如图2 (b)所示那样，控制使分频器30中流过工作电流iffffl。但是，tE时刻之后，由于使用上限频率为fH，因此分频器30，最多流过工作电流im就能正常工作。具体地，在te时刻，振荡分频信号fmv和基准信号fREF的相位差被控制在预先设定的范围之内，因此第二相位比较器90向电流控制电路100 输出控制信号。电流控制电路100，根据被输入的控制信号控制分频 器30的工作电流从ifHH减小到ifH。图3是表示图1所示的PLL电路所包含的电流控制电路100和 分频器30的一具体构成例的图。电流控制电路IOO，具备阻抗1001、 FET1002、控制输入端子1003、以及控制输出端子1004。分频器30， 具备恒流源301、控制输入端子302、阻抗303a、 303b、 303c以及分 频部304。在图3中，在控制输入端子1003中输入使FET1002关断(OFF) 的电压Vl吋，阻抗1001中不流过电流，而电流源301的电流流过阻 抗303a。相反，在控制输子端子1003中输入使FET1002导通(ON) 的电压Vh吋，电流源301的电流分流到阻抗1001和阻抗303a。流 过303a的电流比控制输入端子1003的电压为Vl吋減小，流过分频 部304的电流源的阻抗303b及303c的电流也有所减小。也就是说， 通过将输入到控制输入端子1003中的电压切换成Vh和Vl，能够增 大或减小分频部304的工作电流。图4A是表示图1中的PLL电路所包含的第二相位比较器卯的 一具体构成例的图。图4B是表示图4A所示的第二相位比较器卯的 工作的时间图。如图4A所示，第二相位比较器卯，具备振荡分频信号输入端子 卯l、基准信号输入端子902、第一分频器903、第二分频器904、时间差检测电路905、判断电路906以及控制输出端子907。在振荡分 频信号输入端子卯l中输入频率fmv的振荡分频信号，在基准信号输 入端子902中输入频率fREF的基准信号。被输入的振荡分频信号fDIV 在第一分频器903中以被设定的分频比N被分频，输出频率为fDIV/N 的振荡分频信号。而且，被输入的基准信号fREF在第二分频器904中 以被设定的分频比N被分频，输出频率为fREF /N的基准信号。从第 一分频器903及第二分频器904输出的信号被输入给时间差检测电路 905。时间差检测电路905对被输入的基准信号fREF和振荡分频信号 fmv进行比较，检测出其相位差。时间差检测电路905的检测结果被 输入给判断电路906。判断电路906，在振荡分频信号fow和基准信 号fREF的相位差大时，即在PIX电路的调整期间从控制输出端子907输出Vl。而在振荡分频信号fo,v和基准信号fREF的相位差小时，即在PLL电路进行锁定了时，从控制输出端子907输出电压VH。从控 制输出端子907输出的电压Vl或Vw被输入给电流控制电路100的控 制输入端子1003。图4B是表示时间与第一分频器903、第二分频器卯4、时间差检 测电路905各自的输出电压之间的关系图。图4B (c)所示的时间td 表示时间差检测电路905的输出电压的"H"期间，并且是检测图4B (a)所示的第一分频器903的输出、和图4B (b)所示的第二分频 器904的输出电压的时间差的结果。第一分频器903、第二分频器904 的分频比N越大，时间td越长。时间差检测电路905，例如可以由 EX—OR电路构成。在此，如果利用第一相位比较器40的检测结果，而通过电流控 制电路100调整分频器30的电流时，产生如下课题由于第一相位 比较器40根据短周期的基准信号fREF来检测相位差，因此即使在PLL 电路的调整期间，即电压控制振荡器IO，在自由(free—mnning)振 荡的不稳定期间频率fvcc)突然下降时，也使控制分频器30的电流下降。此时，分频器30不能以被设定的分频比对被输入的振荡信号fva) 进行分频，而PLL电路不进行锁定。另一方面，第二相位比较器90，由于通过第一分频器903动作以对使振荡分频信号fDW的脉冲进行长时间计数，因此能够获得对不稳定的振荡分频信号fbtv取时间平均的频率fDIV/N的信号。也就是说， 即使fvco突然下降，由于取时间平均，因此可以不使分频器30的电流下降，PLL电路也不进行锁定。而且，基准信号fREF也被第二分频器904分频为频率fREF /N的信号，因此振荡分频信号fDIV /N和基准 信号fREF/N的时间差变大，时间差检测电路905的输出时间td变长。 判断电路906，例如通过计数器来测定时间td，若判断为其测定结果 是在另外规定的时间以下，则输出控制信号。图5是表示图1所示的PLL电路所包含的分频器30的一具体构 成例的图。如图5所示，分频器30，具备控制输入端子302、振荡信 号输入端子305、固定分频器306、前置分频器(prescaler) 307、程 序控制计数器(programmable counter ) 308以及振荡分频信号输出 端子309。由前置分频器307和程序控制计数器308组成的一般的分 频器的前级连接有固定分频器306。固定分频器306的电流由被输入 到控制输入端子302的控制信号来控制。在由分频器30处理的频率 中，被输入给固定分频器306的振荡信号的频率fvco最高，因此固定 分频器306需要大的电流。由此，控制固定分频器306的电流是最有 效的。如上所述，根据有关第一实施方式的PLL电路，即使是生成从 低频到高频的宽范围的频率的PLL电路，根据第二相位比较器90的 输出结果，由于电流控制电路100控制以使分频器30的电流减小， 从而能够实现消耗电力低且振荡频率范围宽的PLL电路。另外，在第一实施方式中，电流控制电路100为如3所示的构成， 但只要是直接控制恒流源301的电流等至少能够控制分频器30的电流的结构就可以。而且，在第一实施方式中，第二相位比较器90为如图4A所示的 结构，但只要是至少取时间平均并能够检测振荡分频信号fmv和基准信号fREF的相位差的结构就可以。而且，在第一实施方式中，电流控制电路100为控制分频器30 的固定分频器306的电流的结构，但也可以是与固定分频器306同时 控制前置分频器307、程序控制计数器308的电流的结构。而且，分 频器30只要是可以对输入信号进行分频的结构就可以。 (第二实施方式)图6是表示有关第二实施方式的PLL电路的结构模块图。图6 所示的PLL电路的结构为，图1所示的PLL电路中电压控制振荡器 10和分频器30之间连接有放大器20，电流控制电路100控制放大器 20的电流。图6所示的PLL电路，具备电压控制振荡器IO、放大器20、分 频器30、第一相位比较器40、基准信号输入端子50、充电泵60、滤 波器70、第二相位比较器90以及电流控制电路100。放大器20，将在PLL电路内被处理的信号中的频率最高的振荡 信号fvco放大到分频器30能够正常分频的振幅。电流控制电路100， 对放大器20的工作电流进行与图2所示的特征图一样的控制。在第 二实施方式中，对有关图2中的电流bv是放大器20的工作电流进 行说明。其它的动作与第一实施方式相同，因此省略其说明。在图6中，放大器20由于处理频率高的振荡信号fvco，因此在 图6所示的PLL电路中是工作电流最大的构成元件。由此，要减小 图6所示的PLL电路的工作电流，则使放大器20的工作电流减小是 最有效的。而且，放大器20与分频器30不同，结构比较简单，因此 不易产生减小工作电流引起的工作不良。根据有关第二实施方式的PLL电路，即使是生成从低频到高频的宽范围频率的PLL电路，由于能够减小在PLL电路中工作电流最 大的构成元件的放大器20的电流，因此能够降低消耗电力。另夕卜，在本实施方式中，电流控制电路100的结构为，只控制放 大器20的工作电流，但也可以是控制放大器20的工作电流和分频器 30的工作电流中的两方或一方的构成。 (第三实施方式)图7是表示有关第三实施方式的PLL电路的结构模块图。图7 所示的PLL电路的结构为，在图1所示的PLL电路中的电流控制电 路100中，添加控制输入端子IIO。图7所示的PLL电路，具备电压控制振荡器IO、分频器30、第 一相位比较器40、基准信号输入端子50、充电泵60、滤波器70、第 二相位比较器90以及电流控制电路101。在图7中，电流控制电路IOI，根据从控制输入端子110和第二 相位比较器90被输入的信号，控制分频器30的电流。在控制输入端 子110，输入根据使PLL电路锁定的频率信息而生成的控制信号。此 控制信号，例如根据分频器30的分频比信息而被生成。其它的动作 与第一实施方式相同，因此省略其说明。图8是表示根据图7所示的PLL电路的PLL工作的特征图。图 8中的各记号与图2中的各记号一样，所以省略其说明。图8所示的 特征表示将PLL电路锁定在使用下限频率fl时的特征。图8 (a)中， 在PLL电路的调整期间的tE时刻之前，振荡信号的频率fvco有可能 达到频率fHH，因此图8 (b)所示，在分频器30中需要流过电流ifflH。 但是，PLL电路的锁定频率为fl，因此tE时刻之后，分频器30中流过电流ifL就可以。另外，在图8中，振荡频率fvco与频率fL相一致 的时刻、和工作电流bw从ifHH变化到ifL的tE时刻不同，这是因为对 和fREF的相位差取了时间平均。图9是表示图7所示的PLL电路所包含的电流控制电路101、和与电流控制电路101相连接的分频器30的一具体构成例的图。图9 所示的电流控制电路101，具备阻抗1011a及1011b、 FET1012a及 1012b、控制输入端子1013a及1013b、控制输出端子1014。分频器 30，具备恒流源301、控制输入端子302、阻抗303a、 303b、 303c以 及分频部304。在图9所示的电流控制电路101中，与图3所示的电 流控制电路100的结构不同的是，增加了一组控制输入端子、FET以 及阻抗。控制输入端子1013a与图7所示的控制输入端子110相连接。而 且，控制输入端子1013b与图7所示的第二相位比较器90的输出相 连接。在控制输入端子1013a中，当PLL电路的锁定频率为fH时输 入电压VL，而当PLL电路的锁定频率为fl时输入电压VH。控制输 入端子1013a和1013b的两方均被输入电压VH时，即，当PLL电路 锁定在低频时，阻抗1011a和1011b两者均有电流流过，所以流过阻 抗303a的电流减小，分频器30的工作电流也减小。根据有关第三实施方式的PLL电路，依据PLL电路的锁定前后 和锁定频率的高低，能够控制分频器30的工作电流而使之减小，因 此即使是生成从低频到高频的宽范围的频率的PLL电路，也可以降 低消耗电力。另外，在本实施方式中，示出了在PLL电路锁定之后根据频率 的高低，二阶段控制分频器30的工作电流的例，但也可以是三阶段 以上。而且，在本实施方式中，电流控制电路101如图9所示构成，但 只要是可以阶段性地控制电流的结构，其它的结构也可以。而且，在本实施方式中，电流控制电路101为只控制放大器20 的电流的结构，但如图6所示，为具备放大器20的PLL电路时，可 以是控制放大器20的电流和分频器30的电流中的两方或任何一方的 电流的结构。而且，放大器20和分频器30的控制阶段也可以设定成不同的。(第四实施方式)图IO是表示有关第四实施方式的PLL电路的结构模块图。图10 所示的PLL电路是在图1所示的PLL电路上增加图15所示的电压转 换器80而构成的。图IO所示的PLL电路，具备电压控制振荡器11、分频器30、第 一相位比较器40、基准信号输入端子50、充电泵60、滤波器70、电 压转换器80、第二相位比较器91以及电流控制电路IOO。而且，图 IO所示的PLL电路中第二相位比较器91的输出被连接在电流控制电 路100和电压转换器80。电流控制电路100控制分频器30的电流。 电压转换器80对PLL电路的粗调期间和微调期间进行切换。其它的 动作与上述的第一实施方式以及第二现有结构相同，因此省略其说 明。图11是表示根据图10所示的PLL电路的PLL工作的特征图。 如图11 (b)所示，电流控制电路100在粗调整期间的结束时刻tc时 刻，将分频器30的工作电流bw减小到ifH。如图11 (a)所示，粗 调整结束后的振荡信号的频率fvco没有大的变动，所以可以减小分频 器30的电流。而且，通过电流控制电路IOO和电压转换器80的控制 兼用第二相位比较器91，因此不需增加构成元件，且几乎不增加成 本和消耗电力。根据有关第四实施方式的PLL电路，不需增加构成元件就能够 减小分频器30的电流，因此即使是生成从低频到高频的宽范围频率 的PLL电路，也可以同时实现低消耗电力、宽的振荡频率范围和低 成本。另外，在本实施方式中，第二相位比较器91构成为两个输出端子被各自的信号线连接，并通过各自的信号线输出控制信号，但是 也可以将由通过这两根信号线被输出的控制信号来进行控制的电流换器80的控制时刻设定为不同。而且，也可 以用一根信号线同时控制电流控制电路100和电压转换器80。另外， 将电流控制电路100和电压转换器80的控制时刻设定为不同时，电 流控制电路100的控制定时刻迟延时，PLL电路工作稳定。而且，可以如第二实施方式和第三实施方式中说明的那样，由从 第二相位比较器91输出的控制信号来控制放大器。而且，也可以根据锁定频率使分频器的电流不同。 (第五实施方式)图12是表示有关第五实施方式的PLL电路，和搭载该PLL电路 的无线装置的结构模块图。图12的PLL电路170可以使用图1、图 6、图7以及图IO中的任何一个所示的PLL电路。图12所示的无线装置具备天线120、高频放大器130、混频器140、 低频放大器150、解调器160、 PLL电路170以及解调输出端子180。如图12所示，天线120将广播或通信等电波变换为电压(电力)， 并作为高频信号输入到高频放大器130中。高频放大器130将输入到 的高频信号放大到规定的振幅，并输入到混频器140中。PLL电路 170在混频器140的另一个输入端中输入振荡信号。混频器140根据 从高频放大器130被输入的高频信号和从PLL电路170被输入的振 荡信号，生成向低频放大器150输出的低频信号。在此，高频信号的频率设为fRF，振荡信号的频率设为fvco，低 频信号的频率设为fBB，则构成如下关系-fBB=|fvc。—f虹l (公式1)低频放大器150，使低频信号放大到规定的振幅，限制频率fBB 以外的频率成分通过，并输出给解调器160。解调器160将被输入的 低频信号转换为易于进行信号处理的信号形式，并从输出端子180输 出。通常，频率fBB为固定频率，因此要把频率fRF对应于宽的频率范围，则需要根据公式l，将频率fvco也对应至宽的频率范围。这样在 PLL电路170中使用图1、图6、图7以及图10中的任何一个所示的 PLL电路，就可以对应至宽的范围的频率fRF。根据第五实施方式，PLL电路170对应于宽的频率范围，因此可 以接收从低频到高频的广播，并且，能够降低消耗电力。另外，在本实施方式中，对无线装置中的接收机的结构进行了说 明，而本实施方式的PLL电路也能够搭载至发送机。本发明的PLL电路，即使是生成从低频到高频的宽范围的频率 的PLL电路，根据第二相位比较器的输出结果，电流控制电路动作 以减小分频器的电流，从而能够同时实现低消耗电力和宽的振荡频率 范围，因此对于要求宽的频率范围的广播的接收和低消耗电力的调谐 器是有用的。而且，对具有不同频带的通信标准的对应以及要求低消 耗电力的通信系统也是有用的。
权利要求
1、一种锁相环电路，具备电压控制振荡器；分频器，对上述电压控制振荡器的振荡信号进行分频，并输出振荡分频信号；第一相位比较器，输出上述分频器的振荡分频信号与基准信号的相位差；充电泵，将上述第一相位比较器的输出信号转换为上述电压控制振荡器的控制用信号；滤波器，使上述充电泵的输出信号中的DC成分通过，并向上述电压控制振荡器输出电压；第二相位比较器，对上述分频器的振荡分频信号和基准信号的相位差取时间平均；电流控制电路，根据在上述第二相位比较器中取时间平均的相位差，控制上述分频器的工作电流。
2、 如权利要求1所述的锁相环电路，其特征在于，还具备被连 接在上述电压控制振荡器和上述分频器之间的放大器，上述电流控制电路控制上述放大器和上述分频器中的一方或两 方的工作电流。
3、 如权利要求1所述的锁相环电路，其特征在于，上述电流控 制电路，通过输入外部的控制信号的控制输入端子，控制上述放大器 和上述分频器中的一方或两方的电流。
4、 如权利要求1所述的锁相环电路，其特征在于，还具备电压 转换器，上述电压转换器被连接在上述滤波器和上述电压控制振荡器之 间，并根据上述第二相位比较器的输出结果，选择并输出定电压或上述滤波器的输出电压。
5、 一种无线装置，其至少可接收和发送电波，其具备 高频放大器，对通过天线接收的高频信号进行放大； 生成振荡信号的锁相环电路；混频器，根据从上述高频放大器输出的高频信号和从上述PLL 电路输出的振荡信号，生成低频信号；低频放大器，对从上述混频器输出的低频信号进行放大； 解调器，对从上述低频放大器输出的低频信号进行解调， 上述锁相环电路，具备 电压控制振荡器；分频器，对上述电压控制振荡器的振荡信号进行分频，并输出振 荡分频信号；第一相位比较器，输出上述分频器的振荡分频信号与基准信号的 相位差；充电泵，将上述第一相位比较器的输出信号转换为上述电压控制 振荡器的控制用信号；滤波器，使上述充电泵的输出信号中的DC成分通过，并向上述 电压控制振荡器输出电压；第二相位比较器，对上述分频器的振荡分频信号和基准信号的相 位差取时间平均；电流控制电路，根据在上述第二相位比较器中取时间平均的相位 差，控制上述分频器的工作电流。
全文摘要
本发明的锁相环电路，具备电压控制振荡器(10)；分频器(30)，对电压控制振荡器(10)的振荡信号进行分频，并输出振荡分频信号；第一相位比较器(40)，输出分频器(30)的振荡分频信号与基准信号的相位差；充电泵(60)，将第一相位比较器(40)的输出信号变换为电压控制振荡器(10)的控制用信号；滤波器(70)，使充电泵(60)的输出信号中的DC成分通过，并向电压控制振荡器(10)输出电压；第二相位比较器(90)，对分频器(30)的振荡分频信号和基准信号的相位差取时间平均；电流控制电路(100)，根据在第二相位比较器(90)中取时间平均的相位差，控制分频器(30)的工作电流。根据该结构，能够提供以低消耗电力而对应于宽的振荡频率范围的锁相环电路。
文档编号H03L7/099GK101247124SQ20081000996
公开日2008年8月20日 申请日期2008年2月15日 优先权日2007年2月16日
发明者岩井田峰之, 藤井健史 申请人:松下电器产业株式会社