专利名称：：一种锁相环的制作方法
技术领域：
：本发明涉及电子领域，尤其涉及一种锁相环。
背景技术：
：锁相环(Phase-LockedLoop,PLL)广泛使用在电子和通信系统中，用来进行时钟和数据恢复，频率合成，微处理器中的时钟同步，以及其他许多应用。如图1所示，PLL包括参考时钟，鉴频鉴相器，电荷泵，低通滤波器,压控振荡器(Voltage-controlledoscillator，VCO)以及分频器，输出信号是Vout(t)。宽频PLL可以更快地纠正VCO误差(error),但如果频带过宽，并不会使系统输入噪声降低。一般对于整数N而言，输出频率Fout-输入频率FinXN被环路分频器(即loopdivider)调制，该分频器与阻尼系数(dampingfactor)C有关。N<7:0>:2~255表示N是由8比特构造成的二进制数，其范围在2~255之间。一般来讲，二阶pll的固有频率A-j&,"^^-^M^:,0.45"<1.5，一般取《=0.7。Ip为电荷泵电流值，R为低通滤波器中电阻的阻值，Ko为VCO的增益，Cp为低通滤波器中的主电容。图2中所示的低通滤波器是现有技术中的使用的低通滤波器，输入信号通过电容C2接地，还同时通过与电容C2并联的Rp、Cp串联电路接地。当N-2时，《=^*&7^7，当N-255时，。现有技术中的低通滤波器，由于阻尼系数4变化的范围较大，导致PLL的性能较差。
发明内容为了解决上述的技术问题，提供了一种锁相环，其目的在于，提高PLL的性能。本发明提供了一种锁相环，包括参考时钟，鉴频鉴相器，电荷泵，低通滤波器，VCO以及分频器，低通滤波器包括逻辑控制模块、可变电阻、第一电容以及第二电容；可变电阻和第一电容组成的串联电路与第二电容并联；逻辑控制模块，用于根据分频器对VCO输出信号进行分频时使用的整数N调整可变电阻的电阻值，以优化阻尼系数。逻辑控制模块根据下表调整可变电阻的电阻值<table>tableseeoriginaldocumentpage4</column></row><table>;其中，R为最小单元电阻。<formula>formulaseeoriginaldocumentpage4</formula>其中是阻尼系数，ip为电荷泵电流值，R为低通滤波器中电阻的阻值，Ko为VCO的增益，Cp为低通滤波器中的主电^*o逻辑控制模块，用于接收分频器对vco输出信号进行分频时使用的整数N，并根据该整数N调整可变电阻的电阻值。本发明可以实现如下有益效果优化的阻尼系数可以提高PLL的闭环稳定性，降低锁定时间，减少相位误差，以及提高抖动性能(jitterperformances图1是现有技术中PLL的结构示意图2是现有技术中低通滤波器的结构示意图；图3是本发明提供的低通滤波器的结构示意图。具体实施例方式下面结合附图，对本发明做进一步的详细描述。本发明提供的锁相环，包括参考时钟，鉴频鉴相器，电荷泵，低通滤波器，压控振荡器以及分频器，低通滤波器包括逻辑控制模块、可变电阻、第一电容以及第二电容;可变电阻和第一电容组成的串联电路与第二电容并联;逻辑控制模块，用于根据分频器对压控振荡器输出信号进行分频时使用的整数N调整可变电阻的电阻值，以优化阻尼系数。图3是本发明提供的低通滤波器的结构示意图。输入信号通过第二电容C2接地，还同时通过与第二电容C2并联的可变电阻Rp，、第一电容Cp串联电路接地。该低通滤波器中还增加了逻辑控制模块控制电阻Rp'的值，实现对阻尼系数C的优化。该逻辑控制模块接收除法器中整数N的值，然后根据下表选择Rp'的值_<table>tableseeoriginaldocumentpage5</column></row><table>分频器器在分频时使用的N的值由N〈0〉，N<1>，N<2>，N<3>,N〈4>，N〈5〉,N〈6>，N〈7〉的值决定，N<0>，N〈l>，N〈2〉，N<3〉，N<4>，N〈5>,N<6〉，N〈7>都是二进制数，N的取值范围是2-255。本发明中的逻辑控制模块接收上述的N值，并根据据上表中N与可变Rp，之间的对应关系，调整可变Rp'的电阻值。本发明提供的技术方案得到阻尼系数的范围是<formula>formulaseeoriginaldocumentpage5</formula>下面根据实例进行说明。实验条件输入频率4MHz，IP=20uA，KO=lGHz/V,CP=160pF;在输出频率是200M,N=200时现有技术中，Rp=10k，阻尼系数C=0.9;而本发明提供的技术方中，Rp'=16R=16k，阻尼系数C=0.864;在输出频率是40M，N-40时现有技术中，Rp=10k，阻尼系数；=2.07;而本发明提供的技术方中，Rp，=7R=16k，阻尼系数；=0.869。可以明显看出，阻尼系数得到有优化，即阻尼系数相对稳定，有利于提高PLL的稳定性，锁定时间，相位误差，以及抖动性能。本领域的技术人员在不脱离权利要求书确定的本发明的精神和范围的条件下，还可以对以上内容进行各种各样的修改。因此本发明的范围并不仅限于以上的说明，而是由权利要求书的范围来确定的。权利要求1.一种锁相环，包括参考时钟，鉴频鉴相器，电荷泵，低通滤波器，压控振荡器以及分频器，其特征在于，低通滤波器包括逻辑控制模块、可变电阻、第一电容以及第二电容；可变电阻和第一电容组成的串联电路与第二电容并联；逻辑控制模块，用于根据分频器对压控振荡器输出信号进行分频时使用的整数N调整可变电阻的电阻值，以优化阻尼系数。2.如权利要求1所述的锁相环，其特征在于，逻辑控制模块根据下表调整可变电阻的电阻值<table>tableseeoriginaldocumentpage2</column></row><table>;其中，R为最小单元电阻。3.如权利要求1所述的锁相环，其特征在于，所述的阻尼系数的范围为<formula>formulaseeoriginaldocumentpage2</formula>其中；是阻尼系数，IP为电荷泵电流值，R为低通滤波器中电阻的阻值，Ko为压控振荡器的增益，Cp为低通滤波器中的主电容。4.如权利要求1所述的锁相环，其特征在于，逻辑控制模块，用于接收分频器对VCO输出信号进行分频时使用的整数N，并根据该整数N调整可变电阻的电阻值。全文摘要本发明涉及一种锁相环，包括参考时钟，鉴频鉴相器，电荷泵，低通滤波器，VCO以及分频器，低通滤波器包括逻辑控制模块、可变电阻、第一电容以及第二电容；可变电阻和第一电容组成的串联电路与第二电容并联；逻辑控制模块，用于根据分频器对VCO输出信号进行分频时使用的整数N调整可变电阻的电阻值，以优化阻尼系数。本发明可以提高PLL的闭环稳定性，降低锁定时间，减少相位误差，以及提高抖动性能。文档编号H03L7/16GK101674079SQ20091019612公开日2010年3月17日申请日期2009年9月22日优先权日2009年9月22日发明者段新东申请人:上海宏力半导体制造有限公司