专利名称：时钟跟随电路和时钟电路的跟随方法
技术领域：
本发明涉及时钟电路领域，尤其涉及一种时钟跟随电路和时钟电路的跟随方法。
背景技术：
时钟是任何时序数字电路的关键组成部分，特别对于定时和频率要求高的通信设备、自动控制系统、计算机硬件等而言更是影响通信质量、控制准确度、计算效率等指标的关键因素。在数字同步网中，互连设备需要同步时钟来保持数据同步，但直接使用外部时钟来保持同步，存在时钟信号质量差、抖动大的问题。同步时钟源电路一般都采用专用时钟跟随电路来实现。在通信网中，同步数字网设备占重要地位，它属于支撑网的范畴，在整个通信网中为其他数字通信设备和网络设备提供高稳定度和高精度的时钟源，关系着系统各个部分的性能及通信质量，该设备的核心技术就是时钟跟随，即本地的时钟源跟随外部输入的校准时钟源。这里跟随的标准即保持两时钟源的频率相同且相位差恒定，或相位差在一个较小的范围浮动。时钟跟随电路，一般使用数字鉴相单元对外部输入的校准时钟源和本地时钟源的反馈进行鉴相，然后根据数字鉴相单元输出的两者的相位差来调整本地时钟源，使本地时钟源和校准时钟源保持同步。电路通过对数字鉴相单元的输出的处理来实现对校准时钟源的跟踪，实现本地时钟源和校准时钟源的同步，输出符合标准的时钟供对端数字设备使用。现有技术中，时钟跟随电路一般由中央处理单元(Central Process Unit，简称 “CPU”)、逻辑电路模块、本地时钟源、计数器、鉴相时钟、数字锁相环等组成。时钟跟随原理 逻辑电路模块对校准时钟源和本地时钟源的相位差计数，计数通过计数器使用鉴相时钟实现，由校准时钟源和本地时钟源的脉冲触发，并将鉴相计数结果发给CPU，CPU根据得到的相位差通过锁相算法实现锁相。最后，将锁相数据送给锁相环，由锁相环输出跟随时钟。图5示出了逻辑电路模块对校准时钟源和本地时钟源的相位差计数的时序信号波形图。其中鉴相时钟信号表示用于鉴相的高频时钟，它的频率高于校准时钟源信号和本地时钟源信号。如图5所示，校准时钟源信号的上升沿触发计数器开始计数，计数器按脉冲的方式对每个鉴相时钟信号进行计数，并由本地时钟源信号的上升沿结束计数器的计数， 所以这个时候的计数值对应着图中的鉴相时钟信号的脉冲数。每次计数结束时对计数值进行锁存并通知CPU，通知方法可是中断方式或者查询方式等。CPU根据得到的计数值和鉴相时钟信号、本地时钟源信号的周期算出校准时钟源和本地时钟源的相位差，然后根据锁相算法实现对设备的输出的处理，使得设备的本地时钟源始终锁定校准时钟源。该过程是一个实时跟随的过程，逻辑电路模块不停的采样两个时钟源的相位差，然后CPU根据相位差不停的调整，直到完全达到要求的跟随状态。在实际应用中，上述电路存在以下问题该电路需要CPU和高频率的鉴相时钟信号，CPU受其软件架构影响，其响应速度具有一定不可控性和不确定性，对时钟跟随精度造成不良影响。
发明内容
有鉴于此，本发明提出一种时钟跟随电路，实现本地时钟与外部时钟同步，可提高时钟电路的跟随精度。本发明还提出一种时钟电路的跟随方法，实现本地时钟与外部时钟同步，可提高时钟电路的跟随精度。为达到上述目的，本发明实施例的技术方案是这样实现的一种时钟跟随电路，包括数字鉴相单元、数模转换单元、时钟生成单元，其中数字鉴相单元，用于接收本地时钟源信号和外部输入的校准时钟源信号，对所述本地时钟源信号和校准时钟源信号进行分频，鉴别出分频后得到的相同频率的本地时钟源信号和校准时钟源信号之间的相位差，根据所述相位差形成占空比可调脉冲PWM信号，对所述PWM信号进行分频，并将分频后的PWM信号输出；数模转换单元，用于接收来自数字鉴相单元的分频后的PWM信号，将所述PWM信号转换为模拟电压控制信号，并将所述模拟电压控制信号输出；时钟生成单元，用于接收来自数模转换单元的模拟电压控制信号，根据所述模拟电压控制信号，调节时钟生成单元输出频率，形成本地时钟源信号反馈至数字鉴相单元。一种时钟电路的跟随方法，包括以下步骤Si、接收本地时钟源信号、和校准时钟源信号，对所述本地时钟源信号和校准时钟源信号进行分频，鉴别出分频后得到的频率相同的本地时钟源信号和校准时钟源信号之间的相位差，根据所述相位差形成PWM信号，对所述PWM信号进行分频；S2、将分频后的PWM信号转换为模拟电压控制信号，根据所述模拟电压控制信号， 调节时钟频率，并将该时钟作为步骤Si所述的本地时钟源信号。本发明的有益效果为，通过使用可编程逻辑芯片FPGA进行运算来输出外部时钟和本地的相位差，产生含相位差信息的PWM信号，调节压控晶振的输出频率，来实现本地时钟与外部时钟同步，可提高时钟电路的跟随精度。
图1为本发明实施例的电路结构图；图2为本发明实施例的数字鉴相单元结构示意图；图3为本发明实施例的方法流程图；图4为根据本发明实施例的方法流程示意图；图5为现有技术的时序信号波形图；图6为本发明实施例的电路信号示意图。
具体实施例方式为了使本发明的目的、技术方案及优点更加清楚明白，以下通过具体实施例并参见附图，对本发明进行详细说明。本发明实施例中，记数字同步网设备外部输入的时钟为校准时钟源，定义数字同步网设备本地生成的时钟为本地时钟源。
本发明实施例的电路结构如图1所示，一种时钟跟随电路，包括数字鉴相单元、 数模转换单元、时钟生成单元，其中数字鉴相单元101，如图2所示，包括1/X分频器，用于接收本地时钟源的信号，对所述本地时钟源的信号进行IM分频，并将分频后的信号输出；1/N2分频器，用于接收校准时钟源的信号，对所述校准时钟源的信号进行1/N2分频，并将分频后的信号输出；上述分频是为了放大本地时钟源信号和校准时钟源信号的相位差，同时使经过1/ N1分频器和1/ 分频器分频后的本地时钟源信号和校准时钟源信号的频率相同。数字鉴相单元接收到的本地时钟源信号和校准时钟源信号的频率可能不相同，因为本地时钟源是数字同步网设备本地的时钟，由压控晶振产生，一般压控晶振产生的频率没有外部输入的校准时钟源信号的频率高，即一般本地时钟源信号的频率没有校准时钟源信号的频率高，只有本地时钟源信号和校准时钟源信号的频率相同时，才能进行两者相位的比较。例如本地时钟源信号的频率是100M，N1为10，分频后的频率为19MX Ι/Ν:= 19MX1/10 = 1. 9M。校准时钟源信号的频率是38M，N2为20，分频后的频率也为38MX 1/N2 = 38MX1/20 = 1. 9M。鉴相模块，用于接收来自1/X分频器和1/ 分频器分频后的相同频率的信号， 鉴别出本地时钟源信号和校准时钟源信号之间的相位差，根据所述相位差形成PWM信号 (Pulse Width Modulation占空比可调脉冲)，并将所述PWM信号输出。所述鉴别出本地时钟源信号和校准时钟源信号之间的相位差，并根据所述相位差形成PWM信号，包括当本地时钟源信号的上升沿来到时，PWM信号置为1 ；当校准时钟源信号的上升沿来到时，PWM信号置为0。或者当校准时钟源信号的上升沿来到时，PWM信号置为1 ；当本地时钟源信号的上升沿来到时，PWM信号置为0。PWM信号置为1，表示P丽高电平；PWM信号置为0，表示PWM低电平。即只要本地时钟源信号和校准时钟源信号有相位差，PWM信号就不会为0。上述对PWM信号的设置是为了使PWM高电平脉宽跟随本地时钟源信号和校准时钟源信号的相位差变化而变化。本地时钟源信号和校准时钟源信号的相位差越大，PWM高电平脉宽越宽，本地时钟源信号和校准时钟源信号的相位差越小，PWM高电平脉宽越窄。1/M分频器，用于接收来自鉴相模块的PWM信号，对所述PWM信号进行1/M分频，并将分频后的PWM信号输出。由于输出的PWM信号会发送到数模转换单元，数模转换单元使用RC滤波电路实现，RC滤波电路是个低通滤波器，使用该滤波电路滤除单向脉动电压中的谐波分量，从而得到比较平滑的直流电压，即频率较高的谐波将被滤除。PWM信号的频率越大，通过RC滤波电路后得到的模拟电压控制信号的电压幅度越小。因此，需要进行M分频，降低频率，让谐波能量保持在期望值。上述数字鉴相单元101包括一个鉴相模块和三个分频器，使用可编程逻辑芯片实现，即FPGA(Field Programmable Gate Array，现场可编程门阵列)。其中，鉴相模块是一个异或门。数模转换单元102，用于接收来自数字鉴相单元101的PWM信号，通过RC滤波的方式，将所述PWM信号转换为模拟电压控制信号，并将所述模拟电压控制信号输出。选择RC滤波电路是因为，RC滤波电路是无源滤波电路，电路简单，抗干扰能力强， 有较好的低频性能，并且选用标准的阻容元件易得。PWM信号的频率f与RC滤波电路的电阻R和电容C之间的关系如下
输出电压_ 1 (输入电压_ l + j(2nRCf)其中，A(f)为输出电压增益，A(f)小于1。记PWM信号占空比为ζ，PWM信号输入的电压幅度为ex，则RC滤波电路输出的模拟电压控制信号的电压幅度V为
V = zex.A(f) = zex——---[1]
x “ x l + j(2nRCf)从式[1]可以看出，PWM信号的频率和PWM信号占空比可以通过RC滤波电路转化成模拟电压控制信号。PWM信号的频率f越大，模拟电压控制信号的电压幅度越小。PWM信号占空比越大，PWM高电平脉宽越宽，模拟电压控制信号的电压幅度越大。所述数模转换单元102使用RC滤波电路实现。时钟生成单元103，用于接收来自数模转换单元102的模拟电压控制信号，根据所述模拟电压控制信号，调节时钟生成单元内部压控晶振的输出频率，形成本地时钟源信号， 将所述本地时钟源信号反馈至数字鉴相单元101。所述时钟生成单元为压控晶振电路。根据所述模拟电压控制信号，调节时钟生成单元内部的压控晶振的频偏，形成本地时钟源信号，具体为设压控晶振的相关参数如下Pullability (可调频偏范围)-h h (单位 ppm，part per million 百万分之， 是10的-6次方)；压控晶振频率范围az bz(单位赫兹)，~是压控晶振的起始频率；Control Voltage range (控制电压幅度):av bv(单位伏特)，则单位控制电压幅度提升的频率=2h/(av-bv)(单位赫兹)[2]压控晶振输出的频率=压控晶振起始频率+模拟电压控制信号的电压幅度X单位控制电压幅度提升的频率根据式[1]、式[2]，可得:
权利要求
1.一种时钟跟随电路，其特征在于，该时钟跟随电路包括数字鉴相单元、数模转换单元、时钟生成单元，其中数字鉴相单元，用于接收本地时钟源信号和外部输入的校准时钟源信号，对所述本地时钟源信号和校准时钟源信号进行分频，鉴别出分频后得到的相同频率的本地时钟源信号和校准时钟源信号之间的相位差，根据所述相位差形成占空比可调脉冲PWM信号，对所述 PWM信号进行分频，并将分频后的PWM信号输出；数模转换单元，用于接收来自数字鉴相单元的分频后的PWM信号，将所述PWM信号转换为模拟电压控制信号，并将所述模拟电压控制信号输出；时钟生成单元，用于接收来自数模转换单元的模拟电压控制信号，根据所述模拟电压控制信号，调节时钟生成单元输出频率，形成本地时钟源信号反馈至数字鉴相单元。
2.根据权利要求1所述的时钟跟随电路，其特征在于，所述数字鉴相单元，为现场可编程门阵列FPGA，包括分频器、1/ 分频器、鉴相模块和1/M分频器，其中1/X分频器，用于接收本地时钟源的信号，对所述本地时钟源的信号进行1/^分频，并将分频后的信号输出；1/N2分频器，用于接收校准时钟源的信号，对所述校准时钟源的信号进行1/队分频，并将分频后的信号输出；所述K、N2的值满足本地时钟源信号的频率_校准时钟源信号的频率.N；^‘鉴相模块，用于接收来自1/^分频器和1/N2分频器的信号，鉴别出本地时钟源信号和校准时钟源信号之间的相位差，根据所述相位差形成PWM信号，并将所述PWM信号输出；1/M分频器，用于接收来自鉴相模块的PWM信号，对所述PWM信号进行1/M分频，并将分频后的PWM信号输出；所述M的取值使得时钟生成单元输出频率频偏达到期望值。
3.根据权利要求2所述的时钟跟随电路，其特征在于，所述鉴别出本地时钟源信号和校准时钟源信号之间的相位差，根据所述相位差形成PWM信号，包括当本地时钟源信号的上升沿来到时，PWM信号置为1 ；当校准时钟源信号的上升沿来到时，PWM信号置为0;或者当校准时钟源信号的上升沿来到时，PWM信号置为1 ；当本地时钟源信号的上升沿来到时，PWM信号置为0;所述PWM信号置为1，表示PWM高电平，PWM信号置为0，表示PWM低电平。
4.根据权利要求1所述的时钟跟随电路，其特征在于，所述数模转换单元，为RC滤波电路，所述模拟电压控制信号的电压幅度V满足V = ze .A(f) = zex---x “ x l + j(2nRCf)其中，ζ为PWM信号占空比，ex为PWM信号输入的电压幅度，R为RC滤波电路的电阻，C 为RC滤波电路的电容，f为PWM信号的频率。
5.根据权利要求1所述的时钟跟随电路，其特征在于，所述时钟生成单元为压控晶振电路，所述压控晶振的输出频率为压控晶振输出的频率
6.一种时钟电路的跟随方法，其特征在于，包括以下步骤51、接收本地时钟源信号、和校准时钟源信号，对所述本地时钟源信号和校准时钟源信号进行分频，鉴别出分频后得到的频率相同的本地时钟源信号和校准时钟源信号之间的相位差，根据所述相位差形成PWM信号，对所述PWM信号进行分频；52、将分频后的PWM信号转换为模拟电压控制信号，根据所述模拟电压控制信号，调节时钟频率，并将该时钟作为步骤Sl所述的本地时钟源信号。
7.根据权利要求6所述的方法，其特征在于，所述对所述本地时钟源信号和校准时钟源信号进行分频，包括对本地时钟源信号进行1/队分频，对校准时钟源信号进行1/ 分频，所述N” N2的值由用户按照以下条件设置
8.根据权利要求6所述的方法，其特征在于，步骤Sl中所述鉴别出分频后得到的频率相同的本地时钟源信号和校准时钟源信号之间的相位差，根据所述相位差形成PWM信号， 包括当本地时钟源信号的上升沿来到时，PWM信号置为1 ；当校准时钟源信号的上升沿来到时，PWM信号置为0;或者当校准时钟源信号的上升沿来到时，PWM信号置为1 ；当本地时钟源信号的上升沿来到时，PWM信号置为0;所述PWM信号置为1，表示PWM高电平，PWM信号置为0，表示PWM低电平。
9.根据权利要求6所述的方法，其特征在于，步骤S2中所述将分频后的PWM信号转换为模拟电压控制信号，所述模拟电压控制信号电压幅度V满足
10.根据权利要求6所述的方法，其特征在于，所述根据所述模拟电压控制信号，调节时钟频率为调节压控晶振输出的频率满足
全文摘要
本发明公开一种时钟跟随电路，包括数字鉴相单元，用于接收本地时钟源和校准时钟源信号并对其进行分频，鉴别出分频后相同频率的本地时钟源信号和校准时钟源信号之间的相位差，根据相位差形成占空比可调脉冲PWM信号，对PWM信号进行分频并输出；数模转换单元，用于接收数字鉴相单元的分频后的PWM信号，将PWM信号转换为模拟电压控制信号并输出；时钟生成单元，用于接收来自数模转换单元的模拟电压控制信号，根据模拟电压控制信号，调节时钟生成单元内压控晶振的输出频率，形成本地时钟源信号，将本地时钟源信号反馈至数字鉴相单元。本发明还公开一种时钟电路的跟随方法。本发明可实现本地时钟与外部时钟同步，采用纯硬件实现，可提高时钟跟随的精度。
文档编号H03K3/017GK102347750SQ201110261770
公开日2012年2月8日 申请日期2011年9月6日 优先权日2011年9月6日
发明者唐仁圣, 王隆峰 申请人:迈普通信技术股份有限公司