扩频时钟产生电路、时钟转换电路、集成电路和图像读取装置制造方法
【专利摘要】本发明公开了一种扩频时钟产生电路、时钟转换电路、集成电路和图像读取装置。扩频时钟产生电路包含：产生单元，该产生单元被配置为基于输入的基准时钟产生并输出扩频时钟；监视单元，该监视单元被配置为监视在基准时间之后输入到产生单元的基准时钟的脉冲的数量与在基准时间之后从产生单元输出的扩频时钟的脉冲的数量之间的差；以及控制单元，该控制单元被配置为控制要由产生单元产生的扩频时钟的频率，以便使差落入预定的范围内。
【专利说明】扩频时钟产生电路、时钟转换电路、集成电路和图像读取装
【技术领域】
[0001]本发明涉及扩频时钟产生电路、时钟转换(transfer)电路、集成电路和图像读取
>J-U ρ?α装直。
【背景技术】
[0002]已知存在为了减小EMI (电磁干涉)而对于具有恒定频率的基准时钟执行扩频以产生频率改变的扩频时钟的扩频时钟产生电路。日本专利公开N0.2007-150560提出了一种图像形成装置，其中图像处理的前一半由根据基准时钟操作的前图像处理块执行，而图像处理的后一半由根据扩频时钟操作的后图像处理块执行。来自前图像处理块的输出数据被供给到外部存储控制器。外部存储控制器在外部存储器中存储数据。然后，外部存储控制器从外部存储器读出数据并将数据供给到后图像处理块。以这种方式，外部存储控制器作为时钟转换电路操作。
【发明内容】
[0003]当扩频时钟产生电路的频率控制被干扰(disturbance)等的影响而干扰以造成扩频时钟偏离要产生的频率时，日本专利公开N0.2007-150560中的外部存储控制器在一些情况下不能从外部存储器读出正确的数据。如果例如扩频时钟的频率比要产生的频率高，那么从外部存储器读出的数据的量变得比在外部存储器中写入的数据的量大。因此，夕卜部存储器变空。相反，如果扩频时钟的频率比要产生的频率低，那么从外部存储器读出的数据的量变得比在外部存储器中写入的数据的量小。因此，外部存储器变满。增加外部存储器的大小允许扩频时钟有大的变化，但将增加成本。根据本发明的一些方面，提供一种允许减小由时钟转换电路所使用的存储器的大小的用于产生扩频时钟的技术。
[0004]根据本发明的一方面，提供一种扩频时钟产生电路，该扩频时钟产生电路包括:产生单元，该产生单元被配置为基于输入的基准时钟产生并输出扩频时钟；监视单元，该监视单元被配置为监视在基准时间之后输入到产生单元的基准时钟的脉冲的数量与在基准时间之后从产生单元输出的扩频时钟的脉冲的数量之间的差；以及控制单元，该控制单元被配置为控制要由产生单元产生的扩频时钟的频率，以便使差落入预定的范围内。
[0005]根据本发明的另一方面，提供一种集成电路，该集成电路包括:以上限定的扩频时钟产生电路；振荡电路，该振荡电路被配置为产生供给到扩频时钟产生单元的基准时钟；以及电路元件，该电路元件通过从扩频时钟产生电路输出的扩频时钟驱动。
[0006]根据本发明的又一方面，提供一种时钟转换电路，该时钟转换电路包括:以上限定的扩频时钟产生电路；存储器；写入单元，该写入单元被配置为根据基准时钟在存储器中写入输入数据；以及读取单元，该读取单元被配置为根据从扩频时钟产生电路输出的扩频时钟从存储器读出数据并将数据输出。
[0007]根据本发明的还一方面，提供一种图像读取装置，该图像读取装置包括:以上限定的时钟转换电路；振荡电路，该振荡电路被配置为产生供给到时钟转换电路的基准时钟；读取单元，该读取单元被配置为通过读取文档来产生图像数据并将图像数据供给到时钟转换电路；以及处理单元，该处理单元被配置为处理从时钟转换电路输出的图像数据。
[0008]从示例性实施例(参照附图)的以下描述，本发明的其它特征将变得清楚。
【专利附图】
【附图说明】
[0009]图1是根据一些实施例的扩频时钟产生电路的框图；
[0010]图2是图1中的扩频时钟产生电路的产生单元的框图；
[0011]图3A和3B是分别示出图1中的扩频时钟产生电路的脉冲差监视单元的框图；
[0012]图4是示出根据本发明的一些实施例的时钟转换电路的框图；
[0013]图5是用于解释图4中的时钟转换电路的存储器状态的图；
[0014]图6是用于解释图4中的时钟转换电路的存储器状态的图；
[0015]图7是根据本发明的一些实施例的集成电路的框图；
[0016]图8是根据本发明的一些实施例的图像读取装置的框图。
【具体实施方式】
[0017]以下将参照附图描述本发明的实施例。贯穿各个实施例的相同的附图标记表示相同的要素，并且将省略重复的描述。另外，可根据需要修改和组合各实施例。
[0018]将参照图1的框图描述根据本发明的一些实施例的扩频时钟产生电路100的布置的示例。扩频时钟产生电路100基于外部输入的基准时钟产生扩频时钟，并且将扩频时钟输出到外面。基准时钟可以是频率随时间恒定的时钟。扩频时钟是通过对基准时钟执行扩频而获得的时钟，并且频率随时间改变。
[0019]扩频时钟产生电路100包含产生单元110、脉冲差控制单元120和脉冲差监视单元130。输入到扩频时钟产生电路100的基准时钟被供给到产生单元110和脉冲差监视单元130。产生单元110基于供给的基准时钟产生扩频时钟。产生单元110将产生的扩频时钟输出到外面，并且向脉冲差监视单元130供给时钟。产生单元110可产生扩频时钟，以便使基准时钟的平均频率与要被输出的扩频时钟的平均频率相匹配。脉冲差监视单元130连续地监视在给定的时间之后输入到产生单元110的基准时钟的脉冲的数量与在相同的时间之后从产生单元110输出的扩频时钟的脉冲的数量之间的差。在以下描述中，该开始时间被称为基准时间，并且两个时钟的脉冲的数量之间的差被称为脉冲差。脉冲差可被定义为通过从基准时钟的脉冲的数量减去扩频时钟的脉冲的数量所获得的值。与此相反，脉冲差可被定义为通过从扩频时钟的脉冲的数量减去基准时钟的脉冲的数量所获得的值。脉冲差监视单元130将代表脉冲差的信号供给到脉冲差控制单元120。脉冲差控制单元120控制产生单元110，以调整从产生单元110输出的扩频时钟的频率，以便使脉冲差落入预定的范围内。稍后将详细描述脉冲差控制单元120的操作。
[0020]下面将参照图2的框图描述图1中的产生单元110的布置的示例。产生单元110可包含频率差监视单元111、频率差控制单元112、振荡电路113和加法器114。频率差监视单元111连续地监视输入到产生单元110的基准时钟的平均频率与从产生单元110输出的扩频时钟的平均频率之间的差。以下，平均频率之间的差将被简称为平均频率差。频率差监视单元111将代表平均频率差的信号供给到频率差控制单元112。频率差控制单元112向加法器114供给使振荡电路113的振荡频率以预定的周期在预定的范围内改变的信号。加法器114将从频率差控制单元112供给的信号相加到从脉冲差控制单元120供给的信号，并将得到的信号供给到振荡电路113。如果没有显著信号从脉冲差控制单元120被供给到加法器114，那么振荡电路113根据从频率差控制单元112供给的信号操作。振荡电路113根据从加法器114供给的信号产生并输出扩频时钟。频率差控制单元112基于从频率差监视单元111供给的平均频率差调整由振荡电路113所产生的扩频时钟的平均频率，以便使该平均频率与基准时钟的平均频率相匹配。
[0021]由于基准时钟的频率随时间恒定，因此在任何期间(per1d)中所测量的平均频率几乎是恒定的。另一方面,扩频时钟的频率随时间的经过(lapse)而改变，并由此平均频率可依赖于它被测量的期间而改变。因此，频率差监视单元111可在产生单元110操作在稳定的状态中而不受干扰等影响时、在扩频时钟的平均频率随时间几乎恒定的期间中测量平均频率。例如，当频率差控制单元112使扩频时钟的频率周期性地改变时，可获取周期(以下，称为扩展调制周期)或周期的整数倍作为平均频率。
[0022]根据一些实施例，频率差监视单元111可具有三个计数器。第一计数器对基准时钟的脉冲的数量进行计数。第二计数器对扩频时钟的脉冲的数量进行计数。第三计数器对从这些计数器中的一个达到预定的计数值的时刻(instant)到另一个计数器达到相同的计数值的时刻的时间进行计数。频率差监视单元111将来自第三计数器的输出作为平均频率差供给到频率差控制单元112。
[0023]由于基准时钟与扩频时钟同步，因此即使两个时钟的平均频率彼此一致，相同期间中的计数值也会相差大约一个计数。另外，由于扩频时钟在频率上随时间的经过而改变，因此基准时钟与扩频时钟之间的计数时间差依赖于计数期间而改变。因此，频率差监视单元111可操作为容许这些误差和变化。例如，以上预定的计数值可被设定为比频率的扩展调制周期大，并且来自频率差控制单元112的输出可仅在第三计数器的计数值超过阈值时而改变。当以低的频率执行观察时，使频率差控制单元112以这种方式操作可使从振荡电路113输出的扩频时钟的平均频率与基准时钟的频率相匹配。
[0024]为了使基准时钟的平均频率与扩频时钟的平均频率相匹配，产生单元110可使用PLL(锁相环)，该PLL使通过对基准时钟进行分频(divide)所获得的信号的相位与通过对扩频时钟进行分频所获得的信号的相位相匹配。当PLL也要被使用时，为了以意图的方式执行扩频时钟的频率调制，反馈环的时间常数可被设定为比扩展调制周期大。
[0025]下面将参照图3A的框图描述图1中的脉冲差监视单元130的布置的示例。图3A所示的脉冲差监视单元130可包含两个循环移位寄存器131和132、置位/复位(set/reset)触发器电路组133、获取单元134和初始值存储单元135。循环移位寄存器131可通过基准时钟驱动。循环移位寄存器132可通过扩频时钟驱动。循环移位寄存器131和132中的每一个可具有等于或大于脉冲差的允许范围的级(stage)数。假定扩频时钟产生电路100应当操作为使脉冲差等于或大于Da且等于或小于Db (这里，Da和Db为整数)。在这种情况下，循环移位寄存器131和132中的每一个可具有等于或大于(Db-Da)的级数。循环移位寄存器131和132中的每一个可具有等于(Db-Da)的级数。假定在以下的描述中脉冲差的允许范围的宽度(以上情况下为(Db-Da))由M代表，并且循环移位寄存器131和132中的每一个具有M级。循环移位寄存器131和132中的每一个仅向M个输出中的一个输出H(高)，并向剩余的输出输出L(低)。每当输入脉冲时,循环移位寄存器131和132中的每一个就逐个改变向其输出H的端子。如果例如M = 3，那么每当输入脉冲时，来自循环移位寄存器131和132中的每一个的输出就改变如下:
[0026](LLH) — (LHL) — (HLL) — (LLH)—…
[0027]置位/复位触发器电路组133可包含M个置位/复位触发器电路。循环移位寄存器131的M个输出端子与M个置位/复位触发器电路的M个置位端子一一对应。在从循环移位寄存器131的相应的输出端子接收到H时，每个置位/复位触发器电路被置位。循环移位寄存器132的M个输出端子与M个置位/复位触发器电路的M个复位端子一一对应。在从循环移位寄存器132的相应的输出端子接收到H时，每个置位/复位触发器电路被复位。M个置位/复位触发器电路的输出端子与获取单元134连接。每个置位/复位触发器电路在其内部状态为置位状态时输出H，并在其内部状态为复位状态时输出L。
[0028]获取单元134对来自置位/复位触发器电路组133的M个输出中的、设定于H处的输出的数量进行计数，或者对设定于L处的输出的数量进行计数。以下将例示获取单元134对H输出的数量进行计数的情况。首先，获取单元134在初始值存储单元135中存储基准时间处的H输出的数量。每当来自置位/复位触发器电路组133的M个输出中的任何一个改变时，获取单元134就向脉冲差控制单元120供给通过从该时间处的H输出的数量减去存储在初始值存储单元135中的值所获得的值。该值代表脉冲差。基于从获取单元134供给的脉冲差，脉冲差控制单元120向产生单元110供给控制信号以便使脉冲差落入预定的范围内。
[0029]下面将参照图3B的框图描述图1中的脉冲差监视单元130的布置的另一示例。图3B所示的脉冲差监视单元130可包含两个计数器136和137、减法器138、获取单元134和初始值存储单元135。计数器136对基准时钟的脉冲的数量进行计数并将计数值供给到减法器138。计数器137对扩频时钟的脉冲的数量进行计数并将计数值供给到减法器138。计数器136和137中的每一个可对等于或大于脉冲差的允许范围的宽度(上述的M)的脉冲的数量进行计数。减法器138从从计数器136供给的计数值减去从计数器137供给的计数值，并将得到的值供给到获取单元134。与基准时钟同步地操作的计数器137可以格雷码(gray code)的形式输出计数值。以格雷码的形式输出计数值可将输入到减法器138的计数值误差减小到I或更小。
[0030]首先，获取单元134在初始值存储单元135中存储基准时间处来自减法器138的输出值。每当来自减法器138的输出值改变时，获取单元134就向脉冲差控制单元120供给通过从该时间处的输出值减去存储在初始值存储单元135中的值所获得的值。该值代表脉冲差。基于从获取单元134供给的脉冲差，脉冲差控制单元120向产生单元110供给控制信号以便使脉冲差落入预定的范围内。
[0031]下面将参照图4的框图描述根据本发明的一些实施例的时钟转换电路400的布置的示例。时钟转换电路400可包含扩频时钟产生单元100、写入单元410、存储器420和读取单元430。基准时钟和输入数据被外部地供给到时钟转换电路400。输入数据可以例如为N位(bit)数字数据。存储器420可存储M个N位数字数据。每当输入基准时钟的脉冲时，写入单元410就在逐个改变存储区域时将输入数据写入存储器420中。扩频时钟产生电路100以以上方式基于基准时钟产生扩频时钟，并将时钟供给到读取单元430。每当输入扩频时钟的脉冲时，读取单元430就以FIFO (先入先出)方案从存储器420读出数据，并将时钟输出到外面。
[0032]以下将参照图5和图6的示图描述扩频时钟产生电路100的脉冲差控制单元120的操作的示例。将在假定扩频时钟产生电路100被安装在时钟转换电路400中的情况下进行以下描述。包含在扩频时钟产生电路100中的频率差控制单元112执行控制以使基准时钟的平均频率与扩频时钟的平均频率相匹配。出于这种原因，在长的时间期间(例如，等于或大于扩展调制周期的长度)上，输入到时钟转换电路400的数据的数量可匹配从时钟转换电路400输出的数据的数量。然而，由于扩频时钟的频率随时间的经过而改变，因此当在短的时间期间中观察时，存储器420中待输出的数据的数量改变。在这种情况下，待输出的数据代表在写入存储器420中之后还没有被读出的数据。
[0033]将参照图5描述存储器420中待输出的数据的数量如何改变的方式。图5中上面的图示出代表扩频时钟的频率的变化作为时间的函数的曲线501。扩频时钟相对于基准时钟(图5中的Ref)周期性地上下改变。图5示出假定不存在干扰的情况。因此，在这种情况下，扩频时钟的平均频率等于基准时钟的平均频率。图5中下面的图示出代表存储器420中待输出的数据的数量的变化作为时间的函数的曲线502。如果扩频时钟的频率比基准时钟的频率高，那么待输出的数据的数量减少。如果扩频时钟的频率比基准时钟的频率低，那么待输出的数据的数量增加。出于这种原因，待输出的数据的数量以时间t0处的值Ini为中心改变。
[0034]接着将参照图6描述存储器420中待输出的数据的数量在存在干扰的情况下如何改变的方式。图6中上面的图示出代表扩频时钟的频率的变化作为时间的函数的曲线601。图6中下面的图示出代表存储器420中待输出的数据的数量的变化作为时间的函数的曲线602。在图6所示的情况下，干扰在时间tl处出现，并且产生的扩频时钟的频率变得比应当产生的频率(点线曲线501)高。出于这种原因，从存储器420读出的数据的数量增加。如果这种状态继续，那么待输出的数据的数量变为0，从而导致读出错误。通过频率差控制单元112的控制消除这种干扰的影响也是可能的。然而，由于频率差控制单元112的控制中的反馈环的时间常数大，因此应对干扰改变比时间常数快的情况有时是不可能的。如果例如振荡电路113的温度由于由振荡电路113的周边电路所产生的热而上升得比反馈环的响应时间快，那么由振荡电路113产生的频率根据温度特性变得比应当产生的频率高。相反，如果产生的热聚集得比反馈环的响应时间慢，那么对应当产生的频率的偏离低。因此，扩频时钟的平均频率暂时偏离基准时钟的频率。另外，即使与基准时间的脉冲差的平均值偏离初始值Ini，依赖于获取平均频率的定时，基准时钟的平均频率有时也与扩频时钟的平均频率一致。这种误差的累积会造成写入错误和读出错误。
[0035]脉冲差控制单元120调整由振荡电路113产生的扩频时钟的频率，以便使基准时间之后(t0之后)的脉冲差变得等于或大于-1ni且等于或小于(M-1ni)。如果基准时间t0之后的脉冲差落入该范围内，那么存储器420中待输出的数据的数量变得等于或大于I且等于或小于M，并且没有读出错误或写入错误出现。Ini的值可以例如为M/2。例如，脉冲差监视单元130以待输出的数据的数量变为M/2的时间t0为基准时间连续地监视脉冲差。
[0036]下面将描述脉冲差控制单元120的详细操作的具体示例。脉冲差控制单元120存储四个阈值Thl?Th4。所有这些阈值被包含在应当包含脉冲差的范围中。这些阈值可与应当包含脉冲差的范围一起被设定。假定在以下描述中四个阈值Thl?Th4以升序排列。另外，初始值Ini位于Th2与Th3之间。
[0037]每当脉冲差改变时，脉冲差控制单元120确定作为脉冲差从初始值Ini变化的结果待输出的数据的数量是否变得小于Thl或者超过Th4。每当输入基准时钟的脉冲和输出扩频时钟的脉冲时，从脉冲差监视单元130输出的脉冲差可改变。在图6所示的情况下，脉冲差控制单元120在时间t2处确定脉冲差已变得小于(Thl-1ni)，即待输出的数据的数量已变得小于Thl。由于扩频时钟的频率在时间t2处呈现降低的趋势，因此脉冲差控制单元120继续当前的操作。当扩频时钟的频率在时间t3处变得低于基准时钟的频率时，待输出的数据的数量开始增加。在时间t4处，如曲线501所示，频率差控制单元112向振荡电路113供给用于增加扩频时钟的频率的控制信号。脉冲差控制单元120向振荡电路113供给用于降低扩频时钟的频率的控制信号，以便取消频率差控制单元112的控制。作为结果，从振荡电路113输出的扩频时钟的频率即使在时间t3之后也保持降低。然后，在时间t5处，脉冲差控制单元120确定待输出的数据的数量已超过Th2，并且执行控制以增加扩频时钟的频率。
[0038]在以上情况下，当脉冲差超过阈值时，脉冲差控制单元120控制扩频时钟的频率以减小脉冲差，以便使脉冲差落入预定的范围内，并且作为结果，将存储器420中待输出的数据的数量设定为等于或大于I且等于或小于M。这种控制不限于以上情况。例如，如果脉冲差超过其中的每一个被设定在初始值Ini上下的阈值，那么脉冲差控制单元120可根据预定的时间和模式(pattern)控制扩频时钟的频率，以便使脉冲差接近O。根据模式的示例，脉冲差控制单元120可将频率保持增加/降低预定的期间以便超过正常控制范围的最大或最小频率，或者可将超过最大或最小频率的频率保持预定的期间。可替代地，脉冲差控制单元120可通过在正常控制时的平均频率上下改变调制速度来改变该平均频率。在以上情况下，脉冲差控制单元120连续地改变扩频时钟的频率。然而，脉冲差控制单元120可离散地改变频率。
[0039]如上所述，即使已出现干扰等，扩频时钟产生电路100也可控制扩频时钟以便使脉冲差落入预定的范围内。这使得通过根据事先决定的存储器420的大小设定脉冲差的允许范围来减小由时钟转换电路400所使用的存储器的大小成为可能。
[0040]下面将参照图7的框图描述根据本发明的一些实施例的集成电路700的布置的示例。集成电路700可以是半导体集成电路。集成电路700可包含扩频时钟产生电路100、振荡电路710和电路元件720。振荡电路710产生基准时钟并将它供给到扩频时钟产生电路100。如上所述，扩频时钟产生电路100基于基准时钟产生扩频时钟，并将扩频时钟供给到电路元件720。电路元件720根据供给的扩频时钟操作。电路元件720可以例如为触发器电路。
[0041 ] 下面将参照图8的框图描述根据本发明的一些实施例的图像读取装置800的布置的示例。图像读取装置800可以例如为MFP(多功能外设)、扫描仪或复印机。图像读取装置800可包含时钟转换电路400、读取单元810、振荡电路820和图像处理单元830。读取单元810通过读取文档来产生图像数据。读取单元810可由光源、缩小(reduct1n)光学部件、线传感器、模拟/数字转换器和控制器等构成。振荡电路820产生基准时钟并将它供给到读取单元810和时钟转换电路400。读取单元810根据供给的基准时钟操作。基准时钟的频率可以例如为数百兆赫兹(MHz)。如上所述，时钟转换电路400根据基准时钟从读取单元810接收图像数据并根据扩频时钟将该图像数据供给到图像处理单元830。图像处理单元830对供给的图像数据进行处理。读取单元810、振荡电路820和时钟转换电路400可被安装在图像读取装置800的可移动部分中。图像处理单元830可被安装在图像读取装置800的主体部分中。时钟转换电路400和图像处理单元830可经由数十厘米(cm)的线束彼此连接。
[0042]尽管已参照示例性实施例描述了本发明，但要理解，本发明不限于所公开的示例性实施例。随附权利要求的范围要被赋予最宽的解释以便包含所有这样的修改以及等同的结构和功能。
【权利要求】
1.一种扩频时钟产生电路，包括: 产生单元，该产生单元被配置为基于输入的基准时钟产生并输出扩频时钟； 监视单元，该监视单元被配置为监视在基准时间之后输入到所述产生单元的基准时钟的脉冲的数量与在基准时间之后从所述产生单元输出的扩频时钟的脉冲的数量之间的差；以及 控制单元，该控制单元被配置为控制要由所述产生单元产生的扩频时钟的频率，以便使差落入预定的范围内。
2.根据权利要求1的扩频时钟产生电路，其中，所述控制单元被配置为确定差是否超过阈值，并且，如果差超过阈值，则控制要由所述产生单元产生的扩频时钟的频率以便使差减小。
3.根据权利要求2的扩频时钟产生电路，其中，所述控制单元被配置为每当差改变时执行确定。
4.根据权利要求2的扩频时钟产生电路，其中，所述控制单元被配置为每当基准时钟被输入到所述产生单元和扩频时钟被从所述产生单元输出时执行确定。
5.根据权利要求1的扩频时钟产生电路，其中，所述监视单元包含: 第一循环移位寄存器，该第一循环移位寄存器通过基准时钟驱动； 第二循环移位寄存器，该第二循环移位寄存器通过扩频时钟驱动； 置位/复位触发器电路组，该置位/复位触发器电路组的内部状态根据来自所述第一循环移位寄存器的输出和来自所述第二循环移位寄存器的输出确定；以及 获取单元，该获取单元被配置为基于来自所述置位/复位触发器电路组的输出获取差。
6.根据权利要求5的扩频时钟产生电路，其中，所述第一循环移位寄存器的级数等于所述第二循环移位寄存器的级数，并且， 所述置位/复位触发器电路组包含在数量上等于所述第一循环移位寄存器的级数的置位/复位触发器电路。
7.根据权利要求1的扩频时钟产生电路，其中，所述监视单元包含: 第一计数器，该第一计数器被配置为对输入到所述产生单元的基准时钟的脉冲的数量进行计数； 第二计数器，该第二计数器被配置为对从所述产生单元输出的扩频时钟的脉冲的数量进行计数； 减法器，该减法器被配置为输出所述第一计数器与所述第二计数器之间的差；以及 获取单元，该获取单元被配置为基于来自所述减法器的输出获取差。
8.根据权利要求7的扩频时钟产生电路，其中，来自所述第二计数器的输出包括格雷码。
9.一种集成电路，包括: 权利要求1中限定的扩频时钟产生电路； 振荡电路，该振荡电路被配置为产生供给到所述扩频时钟产生电路的基准时钟；以及 电路元件,该电路元件通过从所述扩频时钟产生电路输出的扩频时钟驱动。
10.一种时钟转换电路,包括: 权利要求1中限定的扩频时钟产生电路； 存储器； 写入单元，该写入单元被配置为根据基准时钟在所述存储器中写入输入数据；以及读取单元，该读取单元被配置为根据从所述扩频时钟产生电路输出的扩频时钟从所述存储器读出数据并将数据输出。
11.一种图像读取装置，包括: 权利要求10中限定的时钟转换电路； 振荡电路，该振荡电路被配置为产生供给到所述时钟转换电路的基准时钟； 读取单元，该读取单元被配置为通过读取文档来产生图像数据并将图像数据供给到所述时钟转换电路；以及 处理单元，该处理单元被配置为处理从所述时钟转换电路输出的图像数据。
【文档编号】H03K5/13GK104426504SQ201410398213
【公开日】2015年3月18日 申请日期:2014年8月14日 优先权日:2013年8月19日
【发明者】白井誉浩 申请人:佳能株式会社