一种时钟电路的制作方法
【技术领域】
[0001]本实用新型属于电子技术领域，涉及一种时钟电路。
【背景技术】
[0002]时钟电路通常用于产生准确的时钟来驱动设备运行，时钟电路控制着设备的运行节奏，所以时钟电路的准确度和重要。
[0003]但是现今使用的准确的时钟电路普遍存在结构复杂，制造成本昂贵的缺点。所以现在需要一种结构简单、准确度高、制造成本低的时钟电路。
【发明内容】
[0004]本实用新型的目的是针对现有的技术存在上述问题，提出了一种结构简单、准确度高、制造成本低的时钟电路。
[0005]本实用新型的目的可通过下列技术方案来实现:一种时钟电路，包括电阻R1、电容Cl、电容C2、磁珠L1、反相器Ul以及晶振；所述晶振上设有电源输入端、输出端、NC端以及接地端；晶振的电源输入端经磁珠LI连接电压输入端，晶振的电源输入端经电容Cl接地，且晶振的电源输入端还经电容Cl连接反相器Ul的输入端；晶振的电源输入端与晶振的NC端相连并连接到反相器Ul的输入端；晶振的输出端经电阻R5连反相器Ul的输入端，所述晶振的输出端还与电容C2相连，电容C2接地；所述晶振的接地端接地；反相器的输出端连接总电路的输出端。
[0006]进一步地，所述电容Cl的取值为0.01微法，电容C2的取值为22皮法，晶振的规格为30MHZ，电阻Rl的取值为100欧姆。
[0007]与现有技术相比，本实用新型具有结构简单、准确度高、制造成本低的优点。
【附图说明】
[0008]图1是时钟电路的的电路图。
【具体实施方式】
[0009]以下是本实用新型的具体实施例并结合附图，对本实用新型的技术方案作进一步的描述，但本实用新型并不限于这些实施例。
[0010]如图1所示，本时钟电路包括电阻R1、电容Cl、电容C2、磁珠L1、反相器Ul以及晶振；所述晶振上设有电源输入端、输出端、NC端以及接地端；晶振的电源输入端经磁珠LI连接电压输入端，晶振的电源输入端经电容Cl接地，且晶振的电源输入端还经电容Cl连接反相器Ul的输入端；晶振的电源输入端与晶振的NC端相连并连接到反相器Ul的输入端；晶振的输出端经电阻R5连反相器Ul的输入端，所述晶振的输出端还与电容C2相连，电容C2接地；所述晶振的接地端接地；反相器的输出端连接总电路的输出端。
[0011]优选地，所述电容Cl的取值为0.01微法，电容C2的取值为22皮法，晶振的规格为30MHZ，电阻Rl的取值为100欧姆。
[0012]电压通过输入端进入时钟电路，经过磁珠的降噪后输出给晶振的电源输入端。晶振接收到电压输出后产生准确的时钟信号经过电阻Rl后通过反相器调整过后从反相器的输出端输出。
[0013]本文中所描述的具体实施例仅仅是对本实用新型精神作举例说明。本实用新型所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本实用新型的精神或者超越所附权利要求书所定义的范围。
【主权项】
1.一种时钟电路，其特征在于，所述时钟电路包括电阻R1、电容Cl、电容C2、磁珠L1、反相器Ul以及晶振；所述晶振上设有电源输入端、输出端、NC端以及接地端；晶振的电源输入端经磁珠LI连接电压输入端，晶振的电源输入端经电容Cl接地，且晶振的电源输入端还经电容Cl连接反相器Ul的输入端；晶振的电源输入端与晶振的NC端相连并连接到反相器Ul的输入端；晶振的输出端经电阻R5连反相器Ul的输入端，所述晶振的输出端还与电容C2相连，电容C2接地；所述晶振的接地端接地；反相器的输出端连接总电路的输出端。2.根据权利要求1所述的一种时钟电路，其特征在于，所述电容Cl的取值为0.0l微法，电容C2的取值为22皮法，晶振的规格为30MHZ，电阻Rl的取值为100欧姆。
【专利摘要】本实用新型提供了一种时钟电路，属于电子技术领域。它解决了现有的时钟电路结构复杂，制造成本高的问题。本模拟输入电路包括电阻R1、电容C1、电容C2、磁珠L1、反相器U1以及晶振。本模拟输入电路具有结构简单、准确度高、制造成本低的优点。
【IPC分类】H03K3/02
【公开号】CN204681328
【申请号】CN201520401509
【发明人】陈建波
【申请人】宁波兴泰机械有限公司
【公开日】2015年9月30日
【申请日】2015年6月12日