功率控制器件及包括其的半导体存储器件的制作方法

相关申请的交叉引用

本申请要求2016年10月31日提交的申请号为10-2016-0143069的韩国专利申请的优先权，其公开通过引用整体合并于此。

本公开的实施例通常可以涉及一种功率控制器件及包括其的半导体存储器件，以及更具体地，涉及一种关于当具有异构功率(heterogeneouspower)的功率控制器件的功率上升时稳定输出功率的技术。

背景技术：

通常，在被配置为使用不同驱动电压的两个块之间，半导体器件在信号在两个块之间移位期间使用电平移位器。即，输入信号的摆动电平可以与输出信号的摆动电平不同。

电平移位器改变输入信号的摆动电压电平，并且输出改变的摆动电压电平。虽然电平移位器也可以减小输入信号的摆动电压电平，但是在输入信号的电压电平被提升和输出的情况下，已经广泛使用了电平移位器。

电平移位器使用具有不同电压电平的异构功率，即第一电源电压vdd1和第二电源电压vdd2。然而，在第一电源电压vdd1和第二电源电压vdd2上升之前，可以发生不期望的泄漏电流。即，假设第一电源电压vdd1上升且被设置的时间点与第二电源电压vdd2上升且被设置的时间点不同，则可能发生不必要的泄漏电流，使得输出电压电平可能异常。

技术实现要素：

根据本公开的实施例，可以提供一种功率控制器件。功率控制器件可以包括放大器，其被配置为将具有第二电源电压电平的输入信号放大到具有与第二电源电压电平不同的电压电平的第一电源电压电平。功率控制器件可以包括输出部分，其被配置为在接收到控制信号时将放大器的输出信号设定为特定逻辑电平，以及输出具有特定逻辑电平的输出信号。

根据本公开的实施例，可以提供一种半导体存储器件。半导体存储器件可以包括功率控制器件。

附图说明

图1是图示根据本公开的实施例的功率控制器件的示例代表的电路图。

图2和图3是图示图1中所示的功率控制器件的操作的示例的波形图。

图4是图示根据本公开的实施例的功率控制器件的示例代表的电路图。

图5是图示根据本公开的实施例的功率控制器件的控制信号发生器的示例代表的电路图。

图6是图示图5中所示的控制信号发生器的操作的示例的波形图。

图7是图示根据本公开的实施例的功率控制器件的示例代表的电路图。

图8是图示图7中所示的控制器的操作的示例的波形图。

图9是图示根据本公开的实施例的包括功率控制器件的半导体存储器件的示例代表的框图。

图10图示采用上面关于图1至图9所讨论的各种实施例的功率控制器件和/或半导体存储器件的系统的代表示例的框图。

具体实施方式

现在将参考本公开的实施例，在附图中示出其示例。尽可能地，在整个附图中使用相同的附图标记来指代相同或相似的部分。在本公开的以下描述中，为了本公开主题的清楚起见，可以省略对并入本文的相关已知配置或功能的描述。

本公开的各种实施例可以针对提供一种功率控制器件及包括其的半导体存储器件，其基本上消除了由于相关技术的限制和缺点而引起的一个或更多个问题。

本公开的实施例可以涉及用于在具有异构功率的功率控制器件的功率上升时稳定输出功率的技术。

图1是图示根据本公开的实施例的功率控制器件的示例代表的电路图。

参考图1，功率控制器件可以包括放大器100、输出部分200以及控制信号发生器250。在实施例中，具有不同电压电平的第一电源电压vdd1和第二电源电压vdd2可以用作驱动电压。例如，第一电源电压vdd1可以是从第一电源电压源提供的电源信号，而第二电源电压vdd2可以是从第二电源电压源提供的电源信号。第一电源电压vdd1可以在电平上比第二电源电压vdd2高。

放大器100可以被实施为交叉耦接的差分放大器。放大器可以包括多个pmos晶体管p1至p4、多个nmos晶体管n1至n4以及反相器iv1。用作工作电压的第一电源电压vdd1可以被施加到pmos晶体管p1和p2的源极端子。用作工作电压的第二电源电压vdd2可以被施加到反相器iv1。

pmos晶体管p1和p3以及nmos晶体管n1和n3可以串联耦接在接地电压端子与第一电源电压(vdd1)输入端子之间。pmos晶体管p2和p4以及nmos晶体管n2和n4可以串联耦接在接地电压端子与第一电源电压(vdd1)输入端子之间。

pmos晶体管p1和p2可以彼此交叉耦接。在实施例中，第一对pmos晶体管p1和p2可以被配置为通过源极端子来接收第一电源电压vdd1，以及通过栅极端子在输出节点(即，参见nda)的两端处接收信号。pmos晶体管p3和nmos晶体管n3可以通过公共栅极端子来接收输入信号sig_in_vdd2。pmos晶体管p4和nmos晶体管n4可以通过公共栅极端子来接收节点ndb的输出信号。在实施例中，第二对pmos晶体管p3和p4可以耦接在第一对pmos晶体管p1和p2与输出节点(即，参见nda)的两端之间，并且可以通过输入信号sig_in_vdd2来控制。在实施例中，第二对nmos晶体管n3和n4可以耦接在接地电压端子与第一对nmos晶体管n1和n2之间，并且可以通过输入信号sig_in_vdd2来控制。

例如，反相器iv1可以通过第二电源电压vdd2来驱动。nmos晶体管n1和nmos晶体管n2可以通过公共栅极端子来接收上电信号pwrup。在实施例中，第一对nmos晶体管n1和n2可以耦接在输出节点(即，参见nda)的两端之间，并且可以通过上电信号pwrup来控制。

输出部分200可以包括用作上拉元件的pmos晶体管p5和多个反相器iv2至iv4。

例如，反相器iv2可以反相驱动控制信号pwrb_vdd1。pmos晶体管p5可以耦接在节点nda与第一电源电压(vdd1)输入端子之间，并且可以通过栅极端子来接收反相器iv2的输出信号。这里，控制信号pwrb_vdd1可以通过检测第一电源电压(vdd1)电平来产生。

反相器iv3和iv4可以执行节点nda的输出信号的非反相延迟，并且可以输出输出信号sig_out_vdd1。反相器iv3和iv4可以通过第一电源电压vdd1来驱动。

控制信号发生器250可以通过上电信号pwrup和电压控制信号con来控制，并且因此可以输出控制信号pwrb_vdd1。

电平移位器可以用在被配置为将目标信号的电压电平增加到预定电压电平的各种数字电路中。电平移位器可以产生比从半导体存储器件接收的电压电平高或低的输出电压，并且可以用作具有不同电平的电路之间的接口。

来自电平移位器的特性之中的电平移位速度、静态电流、驱动电流等可以是重要的。在电平移位器中，静态电流是流过在输入电压放大完成之后(即，在电平移位完成之后)形成的dc电流路径的电流。

以下将参照附图描述上述电平移位器。

如果上电信号pwrup被激活，则放大器100的nmos晶体管n1和n2可以被导通。即，如果在初始上电时段期间上电信号pwrup被激活，则放大器100执行放大操作。

如果高电平输入信号sig_in_vdd2被输入，则nmos晶体管n3和pmos晶体管p2可以被导通。逻辑低电平可以通过反相器iv1的反相输出信号来施加到pmos晶体管p4，使得pmos晶体管p4可以被导通。

移位到第一电源电压(vdd1)电平的高电平信号可以通过放大器100的输出节点nda来输出到输出部分200。如果放大器100的输出信号处于高电平，则输出信号sig_out_vdd1可以通过反相器iv3和iv4来处于高电平。

在这种情况下，在上电操作完成时的上升操作期间，第一电源电压(vdd1)电平可能未达到稳定的逻辑高电平。在这种情况下，在节点nda中发生泄漏电流，使得输出信号sig_out_vdd1的逻辑电平可以被不稳定地输出。

因此，如果在上升操作期间控制信号pwrb_vdd1被激活到逻辑高电平，则pmos晶体管p5可以被导通。结果，节点nda可以被上拉到第一电源电压(vdd1)电平，使得输出信号sig_out_vdd1可以被稳定地输出。

相反，如果逻辑低电平输入信号sig_in_vdd2被输入到放大器100，则包含在放大器100中的pmos晶体管p3可以被导通。如果逻辑高电平信号通过反相器iv1的反相输出信号被施加到nmos晶体管n4，则nmos晶体管n4可以被导通。

因此，低电平信号可以通过放大器100的输出节点nda来输出到输出部分200。如果放大器100的输出信号处于逻辑低电平，则输出信号sig_out_vdd1可以通过反相器iv3和iv4来处于逻辑低电平。

图2和图3是图示图1中所示的功率控制器件的操作的示例的波形图。

参考图2，在初始上升操作的特定时间段t1期间，第一电源电压vdd1可以以预定斜率逐渐增加，可以达到目标电压电平，以及可以保持在预定电压电平处。在经过时间段t1之后，第二电源电压vdd2可以以预定斜率逐渐增加。

此后，在第二电源电压vdd2在经过时间段t2之后达到目标电压电平之后，第二电源电压vdd2可以保持在预定电压电平处。换言之，在第一电源电压vdd1的上升操作的时间段t1期间，第二电源电压vdd2可以保持在零伏特(0v)。放大器100的输入信号sig_in_vdd2可以被浮置，且反相器iv1的输出信号也可以被浮置。

因此，放大器100的输出信号被浮置，使得具有不稳定逻辑电平的输出电压sig_out_vdd1可以被输出。在这种情况下，内部电源电压可以不被设置为目标电平。

即，当放大器100正常工作时，输出信号sig_out_vdd1可以移动以遵循如图2(a)所示的第一电源电压vdd1的波形。然而，当在时间段t1期间第二电源电压vdd2保持在零伏特(0v)处时，在输出节点nda中可以发生泄漏电流。

结果，输出信号sig_out_vdd1可能未增加到第一电源电压(vdd1)电平，且在经过时间段t2之后可能异常地转变为逻辑高电平，如图2(b)所示。这里，时间段t2可以表示第二电源电压vdd2的上升时段，并且可以是在第二电源电压vdd2达到稳定的逻辑高电平之前消耗的预定时间段。

换言之，假设放大器100的nmos晶体管n1和n2可以通过第二电源电压vdd2来操作。输入信号sig_in_vdd1可以使用第二电源电压vdd2作为电源。因此，输出信号sig_out_vdd1可以在第二电源电压vdd2稳定之前的时间段t2的开始之前异常地输出。

然而，根据本公开的实施例，放大器100的nmos晶体管n1和n2可以通过上电信号pwrup来操作。此外，pmos晶体管p5可以通过控制信号pwrb_vdd1来导通，使得放大器100的输出信号可以被上拉。例如，本公开的实施例可以在初始上电时段期间将放大器100的输出信号初始化为上拉电平。

因此，在时间段t2开始之前(在第二电源电压(vdd2)电平达到目标电平之前)，第一电源电压vdd1被施加到放大器100的输出端子，使得输出信号sig_out_vdd1的电压电平可以增加。结果，在放大器100的输出端子中不会发生不必要的泄漏电流，从而导致输出信号sig_out_vdd1的电压电平的稳定。

例如，如果控制信号pwrb_vdd1处于逻辑高电平，则pmos晶体管p5可以保持关断。相反，如果控制信号pwrb_vdd1在初始上电操作期间处于逻辑低电平，则pmos晶体管p5被导通，使得放大器100的输出节点nda可以被上拉到第一电源电压(vdd1)电平。

因此，参考图3，pmos晶体管p5可以在控制信号pwrb_vdd1保持在逻辑高电平的特定时间期间将具有第一电源电压(vdd1)电平的逻辑高电平信号输出到节点nda。因此，输出信号sig_out_vdd1可以响应于第一电源电压(vdd1)电平而逐渐增加，并且可以保持逻辑高电平。

在这种情况下，控制信号pwrb_vdd1保持在逻辑高电平的特定时间可以继续到上电信号pwrup保持在逻辑低电平的时间段。例如，如果上电信号pwrup转变为逻辑高电平，则控制信号pwrb_vdd1可以转变为逻辑低电平。在这种情况下，上电信号pwrup可以在第二电源电压vdd2上升的时间段t2之前被激活。

控制信号pwrb_vdd1可以通过检测第一电源电压(vdd1)电平来产生。例如，参考图3，控制信号pwrb_vdd1可以在时间段t1结束之前响应于第一电源电压(vdd1)电平而逐渐增加。在经过时间段t1之后，控制信号pwrb_vdd1可以保持与第一电源电压(vdd1)电平相同的电平或基本相同的电平。如果上电信号pwrup在时间段t2结束之前转变为逻辑高电平，则控制信号pwrb_vdd1可以转变为逻辑低电平。在实施例中，控制信号pwrb_vdd1基于第一电源电压(vdd1)电平来改变，并且在上电信号pwrup的激活期间转变为去激活状态。

图4是图示根据本公开的实施例的功率控制器件的示例代表的电路图。

参考图4，功率控制器件可以包括放大器100_1、输出部分200_1以及控制信号发生器250。图4所示的放大器100_1、输出部分200_1以及控制信号发生器250的详细结构与图1的那些相同，本文将省略其描述，以下将参照附图描述仅与图1的那些不同的独特部分。

放大器100_1可以包括被配置为反相驱动输入信号sig_in_vdd2的反相器iv5。这里，反相器iv5可以通过第二电源电压vdd2来驱动。

尽管图1的实施例，例如，已经公开了输出信号sig_out_vdd1通过节点nda的输出信号的非反相驱动而被输出，但是图4的实施例可以仅使用一个反相器iv3来将节点nda的输出信号反相，并且可以将输出信号sig_out_vdd1输出。

图5是图示根据本公开的实施例的功率控制器件的控制信号发生器250的示例代表的电路图。

参考图5，控制信号发生器250可以包括电平改变电路251和驱动器252。控制信号发生器250可以使用具有不同电压电平的第一电源电压vdd1和第二电源电压vdd2作为驱动电压。

电平改变电路251可以被实施为交叉耦接的差分放大器。电平改变电路251可以包括多个pmos晶体管p10至p13、多个nmos晶体管n10至n13以及反相器iv5和iv6。用作工作电压的第一电源电压vdd1可以被施加到pmos晶体管p10和p11的源极端子。用作工作电压的第二电源电压vdd2可以被施加到反相器iv5和iv6。

pmos晶体管p10和p12以及nmos晶体管n10和n12可以串联耦接在接地电压端子与第一电源电压(vdd1)输入端子之间。pmos晶体管p11和p13以及nmos晶体管n11和n13可以串联耦接在接地电压端子与第一电源电压(vdd1)输入端子之间。

pmos晶体管p10和p11可以彼此交叉耦接。pmos晶体管p12和nmos晶体管n12可以通过公共栅极端子来接收由反相器iv5反相的上电信号pwrup。pmos晶体管p13和nmos晶体管n13可以通过公共栅极端子来接收反相器iv6的输出信号。

例如，反相器iv6可以通过第二电源电压vdd2来驱动。nmos晶体管n10和nmos晶体管n11可以通过公共栅极端子来接收第二电源电压vdd2。

驱动器252可以包括用作上拉元件的pmos晶体管p14和p15以及多个反相器iv7和iv8。pmos晶体管p15和反相器iv7可以用作被配置为锁存电平改变电路251的输出信号的锁存电路。

pmos晶体管p14可以耦接在第一电源电压(vdd1)输入端子与电平改变电路251的输出端子之间，使得pmos晶体管p14可以通过栅极端子来接收电压控制信号con。在这种情况下，电压控制信号con可以通过检测第一电源电压(vdd1)电平来产生。

pmos晶体管p15可以耦接在第一电源电压(vdd1)输入端子与电平改变电路251的输出端子之间，使得pmos晶体管p15可以通过栅极端子来接收反相器iv7的输出信号。反相器iv7和iv8可以将pmos晶体管p14和p15的漏极端子的输出信号反相，并且因此可以输出控制信号pwrb_vdd1。

图6是图示图5中所示的控制信号发生器250的操作的示例的波形图。

参考图6，本公开的实施例可以根据控制信号pwrb_vdd1来上拉放大器200的输出信号，以及可以锁存放大器200的输出信号。因此，由于输出信号sig_out_vdd1在逻辑高电平处被驱动，因此具有稳定逻辑电平的输出信号sig_out_vdd1可以在上升时段期间被输出。

即，如果电压控制信号con处于逻辑高电平，则pmos晶体管p4可以保持关断。相反，如果在初始上电操作期间电压控制信号con处于逻辑低电平，则pmos晶体管p14可以被导通，使得电平改变电路251的输出端子可以被上拉到第一电源电压(vdd1)电平。

因此，在电压控制信号con处于逻辑低电平的特定时间期间，pmos晶体管p14可以将具有第一电源电压(vdd1)电平的逻辑高电平信号输出到锁存电路(包括pmos晶体管n15和反相器iv7)。因此，锁存电路可以将逻辑高电平信号锁存预定时间，可以将控制信号pwrb_vdd1初始化为逻辑高电平，且可以输出产生的高电平控制信号pwrb_vdd1，使得泄漏电流的路径被切断。在这种情况下，锁存电路锁存pmos晶体管n14的输出信号的预定时间可以在第二电源电压vdd2上升的预定时段之前被保持。

电压控制信号con可以通过检测第一电源电压(vdd1)电平来产生。即，参考图6，如果第一电源电压(vdd1)电平小于特定电平(v1)，则电压控制信号con可以处于逻辑低电平。另一方面，如果第一电源电压(vdd1)电平等于或高于特定电压电平(v1)，则电压控制信号con可以处于逻辑高电平并且可以移动以遵循第一电源电压(vdd1)电平。

图7是图示根据本公开的实施例的功率控制器件的示例代表的电路图。

参考图7，功率控制器件可以包括放大器100_2、输出部分200_2以及控制器250_3。

放大器100_2可以被实施为交叉耦接的差分放大器。放大器100_2可以包括多个pmos晶体管p16至p19、多个nmos晶体管n16至n19以及反相器iv10至iv12。pmos晶体管p16和p17以及反相器iv10至iv12可以接收第二电源电压(vdd2)作为工作电压。

pmos晶体管p16和p18以及nmos晶体管n16和n18可以串联耦接在第二电源电压(vdd2)输入端子与反向偏置电压(vbb)输入端子之间。pmos晶体管p17和p19以及nmos晶体管n17和n19可以串联耦接在第二电源电压(vdd2)输入端子与反向偏置电压(vbb)输入端子之间。在这种情况下，反向偏置电压vbb可以具有比接地电压(vss)电平低的负电压电平。

pmos晶体管p16和p17可以彼此交叉耦接。在实施例中，第一对pmos晶体管p16和p17可以被配置为通过源极端子来接收第二电源电压vdd2，以及通过栅极端子在输出节点(即，参见nda)的两端处接收信号。pmos晶体管p18和nmos晶体管n18可以通过公共栅极端子来接收由反相器iv10反相的输入信号sig_in_vdd2。pmos晶体管p19和nmos晶体管n19可以通过公共栅极端子来接收节点ndb的输出信号。在实施例中，第二对pmos晶体管p18和p19可以耦接在第一对pmos晶体管p16和p17与输出节点(即，参见nda)的两端之间，并且可以通过输入信号sig_in_vdd2的反相信号来控制。在实施例中，第二对nmos晶体管n18和n19可以耦接在反向偏置电压端子与第一对nmos晶体管n16和n17之间，并且可以通过输入信号sig_in_vdd2的反相信号来控制。

反相器iv12可以通过将上电信号pwrup反相来输出上电取反信号pwrupb。这里，上电取反信号pwrupb可以与上电信号pwrup在相位上相反。反相器iv12可以通过第二电源电压vdd2和接地电压vss来操作。nmos晶体管n16和nmos晶体管n17可以通过公共栅极端子来接收上电取反信号pwrupb。在实施例中，第一对nmos晶体管n16和n17可以耦接在输出节点(即，参见nda)的两端之间，并且可以通过上电信号pwrup或上电取反信号pwrupb的反相信号来控制。

输出部分200_2可以包括用作下拉元件的nmos晶体管n20和反相器iv13。

这里，nmos晶体管n20可以耦接在节点nda与反向偏置电压(vbb)输入端子之间，使得nmos晶体管n20可以通过栅极端子来接收控制信号pwrb_vbb。例如，控制信号pwrb_vbb可以通过检测第一电源电压(vdd1)电平来产生。

反相器iv13可以通过将节点nda的输出信号反相来输出输出信号sig_out_vbb。这里，反相器iv13可以通过第二电源电压vdd2和反向偏置电压vbb来驱动。

控制器250_3可以通过上电信号pwrup和电压控制信号con来控制，并且因此可以输出控制信号pwrb_vbb。控制器250_3可以包括控制信号发生器250_2和反相器iv14和iv15。图7所示的控制信号发生器250_2的详细结构和操作与图5和图6的那些相同，如此为了便于描述，本文中将省略其描述。

反相器iv14和iv15可以执行控制信号pwrb_vdd1的非反相延迟，并且因此可以输出控制信号pwrb_vbb。这里，反相器iv14可以使用第一电源电压vdd1和接地电压vss作为驱动电压，以及反相器iv15可以使用第一电源电压vdd1和反向偏置电压vbb作为驱动电压。

图8是图示图7中所示的控制器250_3的操作的示例的波形图。

参考图8，当反向偏置电压vbb保持接地电压(vss)电平时，一旦控制信号pwrb_vdd1转变为逻辑低电平，则反向偏置电压vbb可以转变为负电压电平。

即，反向偏置电压vbb可以在第二电源电压vdd2的上升时段t2期间保持接地电压(vss)电平，以及可以通过与控制信号pwrb_vdd1从逻辑高电平转变为逻辑低电平的特定时间同步来转变为负电压电平。

图9是图示根据本公开的实施例的包括功率控制器件的半导体存储器件的示例代表的框图。

根据实施例的半导体存储器件700可以包括功率控制器件400、功率驱动器500以及核心区600。功率控制器件400可以包括控制信号发生器250和多个电平移位器300。

在实施例中，控制信号发生器250可以基于上电信号pwrup和电压控制信号con来产生用于控制电平移位器300的控制信号pwrb_vdd1。

在初始上电操作期间，电平移位器300可以基于上电信号pwrup和输入信号vin来执行电源电压的电平移位，以及可以将电平移位输出信号vout输出到功率驱动器500或核心区600。例如，电平移位器300可以执行第二电源电压vdd2的电平移位，以及可以输出移位到第一电源电压(vdd1)电平的输出信号vout。

图9中所示的电平移位器300可以根据需要用图1至图8中所示的电平移位器中的任意一个来实施。例如，电平移位器300可以包括与图1至图8相关联的放大器(即，100、100_1和100_2)和输出部分(即200、200_1和200_2)中的至少一个。单个控制信号发生器250可以由多个电平移位器300共享，使得多个电平移位器300可以在初始上电操作期间被初始化。

功率驱动器500可以驱动从电平移位器300接收的输出信号vout的电压电平，以及可以将驱动电压输出到内部电路。电平移位器300的输出信号vout可以用作核心区600的电源信号。例如，电平移位器300的输出信号vout可以用作核心区600的电源信号(包括升压电压vpp、电源电压vdd或其它电压电平)。

随着半导体器件已经快速发展为实现更高的集成度和更高的速度，用于正确地产生和有效地分配外部电源电压以及半导体器件的内部部件所需的电压的电平或类别的操作对半导体技术是重要的。

此外，多个外部电源电压已经被广泛地用在半导体存储器件700(诸如，嵌入诸如膝上型计算机、便携式多媒体播放器(pmp)等的移动电子系统中的动态随机存取存储器(dram))中。

即，使用第一外部电源电压产生用于驱动字线等所需的高电压。使用比第一外部电源电压低的第二外部电源电压来产生外围电路或核心电路的dc电源电压。在这种情况下，可以提供功率分配的效率和各种优点。

半导体存储器件700可以包括内部电源电压发生器，其被配置为通过将相对高电平电压减小到预定电平来产生操作该器件所需的内部电源电压。半导体存储器件700还可以包括参考电压发生器，其被配置为产生操作内部电源电压发生器等所需的参考电压。半导体存储器件700还可以包括将升压电压施加到存储单元的字线所需的升压电压(vpp)发生器。此外，半导体存储器件700可以包括电平移位器，其被配置为将第一电压电平移位到第二电压电平。

半导体存储器件700可以接收多个电源电压，以及可以产生器件的内部组件所需的电压。不期望的输出电压电平可以通过多个电源电压之间的上电速度的差异来产生，并且需要解决不期望的输出电压电平。当输出电压电平被稳定地控制时，可以保证功率控制器件的可靠性，使得可以更有效地执行功率分配。

从上面的描述可以看出，本公开的实施例可以在功率控制器件的功率上升时使输出功率稳定，从而防止芯片失灵和启动故障。

如上讨论的功率控制器件和/或半导体存储器件(参见图1至图9)在其它存储器件、处理器和计算机系统的设计中特别有用。例如，参考图10，图示了采用根据各种实施例的功率控制器件和/或半导体存储器件的系统的框图，并且总体上由附图标记1000指定。系统1000可以包括一个或更多个处理器(即，processor)或例如但不限于中央处理单元(“cpu”)1100。处理器(即，cpu)1100可以单独使用或与其它处理器(即，cpu)结合使用。虽然处理器(即，cpu)1100将主要以单数方式被提及，但是本领域技术人员将会理解，可以实现具有任何数量的物理处理器或逻辑处理器(即，cpu)的系统1000。

芯片组1150可以可操作地耦接到处理器(即，cpu)1100。芯片组1150是用于处理器(即，cpu)1100与系统1000的其它组件之间的信号的通信路径。系统1000的其它组件可以包括存储器控制器1200、输入/输出(“i/o”)总线1250以及磁盘驱动器控制器1300。根据系统1000的配置，可以通过芯片组1150来传输若干不同信号中的任意一个，本领域技术人员将理解，在不改变系统1000的基本特性的情况下，可以容易地调整系统1000中的信号的路径。

如上所述，存储器控制器1200可以可操作地耦接到芯片组1150。存储器控制器1200可以包括如上面参考图1至图9所讨论的至少一个功率控制器件和/或半导体存储器件。因此，存储器控制器1200可以通过芯片组1150来接收从处理器(即，cpu)1100提供的请求。在替代实施例中，存储器控制器1200可以集成到芯片组1150中。存储器控制器1200可以可操作地耦接到一个或更多个存储器件1350。在实施例中，存储器件1350可以包括如上面关于图1至图9所讨论的至少一个功率控制器件和/或半导体存储器件，存储器件1350可以包括用于限定多个存储单元的多个字线和多个位线。存储器件1350可以是若干工业标准存储器类型中的任意一种，包括但不限于单列直插存储器模块(“simm”)和双列直插存储器模块(“dimm”)。此外，存储器件1350可以通过储存指令和数据两者来促进外部数据储存器件的安全移除。

芯片组1150还可以耦接到i/o总线1250。i/o总线1250可以用作从芯片组1150到i/o设备1410、1420和1430的信号的通信路径。i/o设备1410、1420和1430可以包括例如但不限于鼠标1410、视频显示器1420或键盘1430。i/o总线1250可以采用若干通信协议中的任意一种以与i/o设备1410、1420和1430通信。在实施例中，i/o总线1250可以集成到芯片组1150中。

磁盘驱动器控制器1300可以可操作地耦接到芯片组1150。磁盘驱动器控制器1300可以用作芯片组1150和一个内部磁盘驱动器1450或多于一个的内部磁盘驱动器1450之间的通信路径。内部磁盘驱动器1450可以通过储存指令和数据两者来促进外部数据储存器件的关断。磁盘驱动器控制器1300和内部磁盘驱动器1450可以使用实际上任何类型的通信协议(包括例如但不限于上面关于i/o总线1250提到的所有通信协议)彼此通信或与芯片组1150通信。

重要的是注意，上面关于图10描述的系统1000仅仅是如上面关于图1至图9所讨论的功率控制器件和/或半导体存储器件的一个示例。在替代实施例(诸如，例如但不限于蜂窝电话或数字照相机)中，组件可以不同于图10中所示的实施例。

本领域技术人员将理解，在不脱离本公开的精神和基本特征的情况下，可以以除本文所阐述的方式之外的其它具体方式来实施实施例。因此，上述实施例在所有方面都被解释为说明性的而非限制性的。本公开的范围应由所附权利要求及其法律等同物而不是上面的描述来确定。此外，在所附权利要求的含义和等同范围内的所有改变意在被包含在其中。此外，对于本领域技术人员明显的是，在所附权利要求中彼此未明确引用的权利要求可以以组合的形式作为本公开的实施例呈现，或者在提交申请之后通过随后的修改作为新的权利要求被包括。

尽管已经描述了与说明书一致的若干示例性实施例，但是应当理解，本领域技术人员可以设计出许多其它修改和实施例，这些修改和实施例将落入本公开的原理的精神和范围内。特别地，在本公开、附图和所附权利要求的范围内可以对组件部分和/或布置进行许多变化和修改。除了组件部分和/或布置中的变化和修改之外，替代用途对于本领域技术人员来说也是明显的。

附图中每个元件的标记

100：放大器

200：输出部分

250：控制信号发生器