本发明涉及具有对开关部进行驱动的控制装置的信号选择电路和半导体装置。
背景技术：
在峰值保持电路或斩波方式的零位漂移放大器中，使用对输入信号进行切换而输出到输出端子的信号选择电路。
图5是示出以往的信号选择电路500的电路图。
信号选择电路500根据输入到时钟端子clk的时钟信号对开关511～开关514进行控制而将从输入端子ia和输入端子ib输入的输入信号切换输出到输出端子oa和输出端子ob(例如参照专利文献1的图3、图4)。
例如，在时钟端子clk为低电平时，开关511、514导通而开关512、513断开，因此，输入端子ia的信号输出到输出端子oa，输入端子ib的信号输出到输出端子ob。在时钟端子clk为高电平时，开关511、514断开而开关512、513导通，因此，输入端子ib的信号输出到输出端子oa，输入端子ia的信号输出到输出端子ob。
专利文献1：日本特开2010-141406号公报
然而，在以往的信号选择电路500中，时钟信号所驱动的开关511、514以及在反相器503中使时钟信号反转而得到的驱动信号φx所驱动的开关512、513在时钟信号的上升、下降缓慢时在短时间内双方同时导通。
技术实现要素：
本发明提供如下的信号选择电路：仅通过追加简单的电路，就能够排除用于选择信号的切换开关同时导通的时间。
本发明的信号选择电路的特征在于，其具有：第一开关，其设置在第一输入端子与第一输出端子之间；第二开关，其设置在第二输入端子与第一输出端子之间；第三开关，其设置在第一输入端子与第二输出端子之间；第四开关，其设置在第二输入端子与第二输出端子之间；以及控制电路，其从时钟输入端子输入时钟信号，输出第一控制信号和第二控制信号，其中第一控制信号控制第一开关和第四开关，第二控制信号控制第二开关和第三开关，控制电路具有与时钟输入端子连接的第一反相器以及与第一反相器的两端连接的正反馈电路。
发明效果
根据本发明的信号选择电路，由于具有正反馈电路的控制电路所生成的驱动信号的上升下降变得高速，因此能够排除信号选择电路的开关同时导通的时间。因此，能够提供输出信号的品质良好的信号选择电路。
附图说明
图1是具有本发明的实施方式的控制电路的信号选择电路的电路图。
图2是示出本实施方式的控制电路的另一例的电路图。
图3是示出本实施方式的控制电路的另一例的电路图。
图4是示出本实施方式的控制电路的另一例的电路图。
图5是示出以往的信号选择电路的电路图。
标号说明
100：信号选择电路；120：控制电路；φ、φx：驱动信号；101、102、103：反相器。
具体实施方式
以下，一边参照附图一边对用于实施本发明的方式进行详细说明。
图1是具有本发明的实施方式的控制电路的信号选择电路的电路图。
本实施方式的信号选择电路100具有：控制电路120，其接收所输入的时钟信号而生成驱动开关的信号；以及多个开关111～114，它们切换输入信号而输出到输出端子。
控制电路120具有反相器101、102、103和nmos晶体管104、105。
反相器103的输入端子与时钟端子clk连接，输出端子与nmos晶体管105的栅极连接。反相器101、102彼此的输入端子和输出端子相连接。nmos晶体管104的栅极与时钟端子clk连接，漏极与反相器101的输入端子连接，源极与接地端子vss连接。nmos晶体管105的漏极与反相器102的输入端子连接，源极与接地端子vss连接。反相器101从输出端子输出驱动信号φ。反相器102从输出端子输出驱动信号φx。
开关111连接在输入端子ia与输出端子oa之间，由驱动信号φ控制。开关112连接在输入端子ib与输出端子oa之间，由驱动信号φx控制。开关113连接在输入端子ia与输出端子ob之间，由驱动信号φx控制。开关114连接在输入端子ib与输出端子ob之间，由驱动信号φ控制。
反相器101和反相器102是构成正反馈环路的正反馈电路。正反馈电路的作用为使驱动信号φ和φx的上升下降的动作成为高速。
当输入到时钟端子clk的时钟信号为高电平时，对nmos晶体管104进行导通控制，因此驱动信号φx将要变成低(low)。此时，由于反相器101的输入端子将要变成低，因此反相器101的输出端子、即驱动信号φ将要变成高(high)。并且，由于反相器102的输入端子也将要变成高，因此反相器102的输出端子、即驱动信号φx将要进一步变成低。
当时钟信号为低电平时，对nmos晶体管105进行导通控制，因此驱动信号φ将要变成低。此时，由于反相器102的输入端子将要变成低，因此反相器102的输出端子、即驱动信号φx将要变成高。并且，由于反相器101的输入端子也将要变成高，因此反相器101的输出端子、即驱动信号φ将要变成越来越低。
通过由以上这样的反相器101和102构成的正反馈电路，控制电路120能够生成上升下降的动作高速的驱动信号φ和φx。
因此，开关111～114由上升下降的动作高速的驱动信号φ和φx驱动，因此能够排除开关111和114与开关112和113同时导通的时间。
像以上说明的那样，根据具有本实施方式的控制电路的信号选择电路，具有正反馈电路的控制电路所生成的驱动信号的上升下降的动作变得高速，因此能够排除开关同时导通的时间。因此，能够提供输出信号的品质良好的信号选择电路。
图2是示出本实施方式的控制电路的另一例的电路图。
图2的控制电路120具有pmos晶体管106、107、nmos晶体管104、105以及反相器103。即，在图2的控制电路120中，由pmos晶体管106、107构成图1的控制电路120的反相器101、102。
pmos晶体管106的栅极与nmos晶体管104的漏极连接，漏极与nmos晶体管105的源极连接，源极与电源端子vdd连接。pmos晶体管107的栅极与nmos晶体管105的漏极连接，漏极与nmos晶体管104的源极连接，源极与电源端子vdd连接。
图2的控制电路120是由pmos晶体管106和107构成正反馈环路的正反馈电路。因此，可知实现与图1的控制电路120相同的效果。
另外，使nmos晶体管104、105采用比pmos晶体管106、107高的驱动能力，由此驱动信号φ和驱动信号φx能够进一步排除使开关111和114与开关112和113处于同时导通的状态的情况。
图3是示出本实施方式的控制电路的另一例的电路图。
图3的控制电路120具有pmos晶体管108、109和反相器101、102、103。即，图3的控制电路120采用从图1的控制电路120中将nmos晶体管104、105变成pmos晶体管108、109的结构。
pmos晶体管108的栅极与时钟端子clk连接，漏极与反相器101的输入端子和反相器102的输出端子连接，源极与电源端子vdd连接。pmos晶体管109的栅极与反相器103的输出端子连接，漏极与反相器101的输出端子和反相器102的输入端子连接，源极与电源端子vdd连接。
图3的控制电路120在由反相器101和反相器102构成正反馈环路的方面与图1的控制电路120相同，可知其效果也相同。
图4是示出本实施方式的控制电路的另一例的电路图。
图4的控制电路120具有nmos晶体管201、202、pmos晶体管108、109以及反相器103。即，在图4的控制电路120中，由nmos晶体管201、202构成图3的控制电路120的反相器101、102。
pmos晶体管108的栅极与时钟端子clk连接，漏极与nmos晶体管202的漏极和nmos晶体管201的栅极连接，源极与电源端子vdd连接。pmos晶体管109的栅极与反相器103的输出端子连接，漏极与nmos晶体管202的栅极和nmos晶体管201的漏极连接，源极与电源端子vdd连接。nmos晶体管201、202的源极与接地端子vss连接。
在图4的控制电路120中，nmos晶体管201和202构成正反馈环路。因此，可知实现与图1的控制电路120相同的效果。
另外，使pmos晶体管108、109采用比nmos晶体管201、202高的驱动能力，由此驱动信号φ和驱动信号φx能够排除使开关111和114与开关112和113处于同时导通的状态的情况。
像以上说明的那样，根据具有本发明的控制电路的信号选择电路，具有正反馈电路的控制电路所生成的驱动信号的上升下降的动作变得高速，因此能够排除开关同时导通的时间。因此，能够提供输出信号的品质良好的信号选择电路。
另外，本发明不限于上述实施方式，能够在不脱离本发明的主旨的范围内进行各种变更。
本发明的信号选择电路适于峰值保持电路或斩波方式的零位漂移放大器等的信号选择电路。