本发明涉及集成电路技术领域，尤其涉及一种印制电路板及其布线设计。
背景技术：
PCB(Printed Circuit Board印制电路板，简称PCB)是重要的电子部件，是电子元器件的支撑体，是电子元器件电气连接的载体。
印制电路板从单层发展到双面、多层和挠性，并且仍旧保持着各自的发展趋势。由于不断地向高精度、高密度和高可靠性方向发展，不断缩小体积、减少成本、提高性能，使得印制板在未来电子设备的发展工程中，仍然保持着强大的生命力。
DDR(Double Data Rate双倍速率同步动态随机存储器，简称DDR)在PCB上的地址线和数据线往往会串电阻，用于防止源端反射或者终端反射，但是在双层的印制电路板中，串电阻会造成一定的电磁干扰，进而影响DDR的稳定性，同时还占用了较多的PCB上的面积。
技术实现要素：
针对上述问题，本发明提出了一种印制电路板的布线设计，应用于双层的印制电路板，其中，由以下组成：
一处理器芯片；
一内存芯片；
印刷连线组，用于直接连接所述处理器芯片和所述内存芯片；
其中，所述印刷连线组由数据线和地址线组成。
上述的布线设计，其中，所述数据线的数量为32根。
上述的布线设计，其中，所述数据线的数量为16根。
上述的布线设计，其中，所述地址线的数量为16根。
上述的布线设计，其中，所述地址线的数量为8根。
一种印制电路板，其中，应用如上任一所述的布线设计，且所述印制电路板为双层。
有益效果：本发明提出的一种印制电路板及其布线设计，具有低电磁干扰和高稳定性，不会影响DDR的完整性测试，占用的PCB上的面积小，成本低廉。
附图说明
图1为本发明一实施例中印制电路板的布线设计的板面示意图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
实施例一
如图1所示，在一个较佳的实施例中，提出了一种印制电路板的布线设计，可以应用于双层的印制电路板，其中，由以下组成：
一处理器芯片；
一内存芯片；
印刷连线组，用于直接连接处理器芯片和内存芯片；
其中，印刷连线组由数据线和地址线组成。
上述技术方案中，DDR的地址线和数据线上的信号为高频信号；由于去除了传统的DDR中地址线和数据线中的串电阻，对DDR中地址线和数据线进行了阻抗匹配，从而在高频信号下满足了信号的反射需求，使得信号的反射回路变短，DDR的性能得到了相应的提高。
在一个较佳的实施例中，数据线的数量为32根，但这只是一种优选的情况，不应视为是对本发明的限制，数据线数量为其他的情况也应视为包含在本发明中。
在一个较佳的实施例中，数据线的数量为16根，但这只是一种优选的情况，不应视为是对本发明的限制，数据线数量为其他的情况也应视为包含在本发明中。
在一个较佳的实施例中，地址线的数量为16根，但这只是一种优选的情况，不应视为是对本发明的限制，地址线数量为其他的情况也应视为包含在本发明中。
在一个较佳的实施例中，地址线的数量为8根，但这只是一种优选的情况，不应视为是对本发明的限制，地址线数量为其他的情况也应视为包含在本发明中。
实施例二
在一个较佳的实施例中，还提出了一种印制电路板，其中，可以应用如上任一的布线设计，且印制电路板为双层。
上述技术方案中，由于采用了上述的布线设计，所形成的印制电路板的整体性能得到了提升，占用的印制电路板的面积更小，成本更加低廉。
综上所述，本发明提出的一种印制电路板布线设计，应用于双层的印制电路板，由以下组成：一处理器芯片；一内存芯片；印刷连线组，用于直接连接处理器芯片和内存芯片；其中，印刷连线组由数据线和地址线组成；以及应用该布线设计的印制电路板；上述技术方案具有低电磁干扰和高稳定性，不会影响DDR的完整性测试，占用的PCB上的面积小，成本低廉。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。