一种印制电路板pcb的测试方法、pcb的制作方法以及pcb的制作方法
【专利摘要】一种印制电路板PCB的测试方法、PCB的制作方法以及PCB。该测试方法包括：在PCB的每个信号层设置一段走线；其中，所述一段走线具有预定阻值、预定宽度、预定厚度，在同一信号层，所述预定厚度与信号走线的厚度相同；所述走线的长度通过所述预定阻值、所述预定宽度、所述预定厚度、所述走线电阻率确定；将所述走线通过至少一对过孔引到所述PCB的表层；通过所述至少一对过孔测试得到所述走线的测试值；所述测试值用于表征所述走线的测试电阻值；通过所述测试值和用于表征所述预定阻值的预定阈值确定所述每个信号层的信号走线的线宽和线厚是否符合标准。
【专利说明】
一种印制电路板PCB的测试方法、PCB的制作方法以及PCB
技术领域
[0001]本发明涉及印制电路板技术领域，尤其涉及一种印制电路板PCB的测试方法、PCB的制作方法以及PCB。
【背景技术】
[0002]印制电路板(英文:Printed Circuit Board，简称:PCB)的线宽和线厚是指PCB的各信号层内走线的宽度及铜箔厚度。通常情况下使用方会对PCB厂商做基础规范要求，PCB各性能指标必须满足各项设计要求。PCB厂商根据这些详细的设计要求加工PCB，使用方以此规范进行验收，其中线宽和线厚是一项重要的验收指标。
[0003]线宽和线厚作为PCB的固有特性和重要性能指标，其超标属于PCB来料缺陷，严重时会直接引起信号走线特性阻抗偏离，而对于硬件设计来说，其信号走线特性阻抗必须要严格控制好，因其直接影响到单板硬件的信号质量。
[0004]在现有技术中，通常有两种线宽和线厚的检测方式。第一种:在PCB出厂前进行批次抽检，使用简易的手持式线宽测试仪及手持式通后测试仪人工检测，所有的测试数据人工记录并保存，常见的测试仪例如0XF0RD-95M。第二种，PCB使用方做来料质量控ffjij (英文:Incoming Quality Control，简称:IQC)，使用时域反射(英文:Time_DomainReflectometry，简称:TDR)专业仪表测试单板信号走线的特性阻抗，常见的仪器有CSA8200。
[0005]然而第一种检测方式测量仪器简单，测试误差较大，测量较耗时，所以无法实现批量检测。第二种需要购买专业仪器仪表，测试成本高，所以也无法实现批量检测。因此，现有技术中线宽和线厚的检测方式检测比例受限，检测效率低。
【发明内容】
[0006]本发明实施例提供一种印制电路板PCB的测试方法、PCB的制作方法以及PCB，用以解决现有技术中检测线宽和线厚的方法效率较低的技术问题。
[0007]第一方面，本发明实施例提供了一种PCB的测试方法，包括:
[0008]在PCB的每个信号层设置一段走线;其中，所述一段走线具有预定阻值、预定宽度、预定厚度，在同一信号层，所述预定厚度与信号走线的厚度相同;所述走线的长度通过所述预定阻值、所述预定宽度、所述预定厚度、所述走线电阻率确定;将所述走线通过至少一对过孔引到所述PCB的表层;通过所述至少一对过孔测试得到所述走线的测试值;所述测试值用于表征所述走线的测试电阻值;通过所述测试值和用于表征所述预定阻值的预定阈值确定所述每个信号层的信号走线的线宽和线厚是否符合标准。
[0009]通过本发明实施例中的方法，因为测试走线的用于表征走线的测试电阻值的仪器较简单，成本较低，例如万用表，而且因为只要测试走线的测试电阻值，所以用时较短，通常为微秒级的，所以从成本以及测试用时上支持可以批量测试PCB的线宽以及线厚是否符合标准，所以提高了测试线宽和线厚的效率。
[0010]结合第一方面，在第一方面的第一种可能的实现方式中，所述每个信号层的所述走线之间在电性上相互独立;或，所述每个信号层的所述走线之间以并联的方式相互连接；
[0011]对应的，通过所述测试值和用于表征所述预定阻值的预定阈值确定所述每个信号层的信号走线的线宽和线厚是否符合标准，包括:
[0012]确定所述测试值和所述预定阈值之间的差值是否在预设误差范围内；在所述差值在所述预设误差范围内时，确定所述信号走线的线宽和线厚符合标准;在所述差值在所述预设误差范围之外时，确定所述信号走线的线宽和/或线厚不符合标准。
[0013]结合第一方面，在第一方面的第二种可能的实现方式中，所述每个信号层的所述走线之间以串联的方式相互连接；
[0014]对应的，通过所述测试值和用于表征所述预定阻值的预定阈值确定所述每个信号层的信号走线的线宽和线厚是否符合标准，包括:
[0015]确定所述测试值和所述每个信号层的所述预定阈值之和之间的差值是否在预设范围内；在所述差值在所述预设误差范围内时，确定所述信号走线的线宽和线厚符合标准；在所述差值在所述预设误差范围之外时，确定所述信号走线的线宽和/或线厚不符合标准。
[0016]第二方面，本发明实施例提供一种印制电路板PCB的制作方法，包括:
[0017]在PCB的每个信号层设置一段走线;其中，所述一段走线具有预定阻值、预定宽度、预定厚度，在同一信号层，所述预定厚度与信号走线的厚度相同;所述走线的长度通过所述预定阻值、所述预定宽度、所述预定厚度、所述走线电阻率确定;将所述走线通过至少一对过孔引到所述PCB的表层;其中，所述至少一对过孔被用于测试所述走线的测试值，所述测试值用于表征所述走线的测试电阻值。
[0018]通过本实施例中的方法，可以制作一种便于测试线宽及线厚的PCB，在不影响PCB的性能的情况下，实现快速高效的测试线宽及线厚是否符合标准。
[0019]结合第二方面，在第二方面的第一种可能的实现方式中，所述方法还包括:
[0020]在所述至少一对过孔之上设置焊盘;其中，所述焊盘放置在所述至少一对过孔上或者通过引线与所述至少一对过孔相连。
[0021 ]第三方面，本发明实施例提供一种印制电路板PCB，包括:
[0022]至少一个信号层，在每个信号层上设置有一段走线以及信号走线;其中，所述一段走线具有预定阻值、预定宽度、预定厚度，在同一信号层，所述预定厚度与所述信号走线的厚度相同；所述走线的长度通过所述预定阻值、所述预定宽度、所述预定厚度、所述走线电阻率确定;至少一对过孔，分别贯穿于所述走线的两端的上方PCB层;其中，所述至少一对过孔被用于测试所述走线的测试值，所述测试值用于表征所述走线的测试电阻值。
[0023]结合第三方面，在第三方面的第一种可能的实现方式中，所述PCB还包括:
[0024]至少一对引线，分别位于所述至少一对过孔中，与所述一段走线的两端电性相连。通过该引线，可以方便的测量走线的测试电阻值。
[0025]结合第三方面的第一种可能的实现方式，在第三方面的第二种可能的实现方式中，所述PCB还包括:焊盘，设置在所述至少一对过孔之上；其中，所述焊盘放置在所述至少一对过孔上或者通过引线与所述至少一对过孔相连。通过设置焊盘，一方面便于封装PCB，另一方面可以方便与测试仪器进行电性连接。
[0026]在上述的任一种可能的实现方式中，所述走线为不同于所述信号走线的走线;或，所述走线为所述信号走线的部分。
[0027]在上述的任一种可能的实现方式中，所述每个信号层的所述走线之间在电性上相互独立;或，所述每个信号层的所述走线之间以并联的方式相互连接;或，所述每个信号层的所述走线之间以串联的方式相互连接。
【附图说明】
[0028]图1为本发明实施例提供的一种PCB的制作方法的流程图；
[0029]图2为本发明实施例提供的一种原理图网表关系示意图；
[0030]图3a_图3b为本发明实施例提供的一种每个信号走线之间的关系的示意图；
[0031 ]图4a_图4d为本发明实施例提供的一种PCB的结构图；
[0032]图5为本发明实施例提供的一种PCB的线宽和线厚的测试方法的流程图；
[0033]图6为本发明实施例提供的一种测试走线的电阻的等效电路图。
【具体实施方式】
[0034]本发明实施例提供一种印制电路板PCB的测试方法、PCB的制作方法以及PCB，用以解决现有技术中检测线宽和线厚的方法效率较低的技术问题。
[0035]以下将详细描述本发明实施例中方案的实施过程、目的。
[0036]本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，六和/或B，可以表示:单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符，一般表示前后关联对象是一种“或”的关系。
[0037]请参考如图1所示，为本发明实施例中PCB的制作方法的流程图。如图1所示，该方法包括:
[0038]步骤101:在PCB的每个信号层设置一段走线；其中，所述一段走线具有预定阻值、预定宽度、预定厚度，在同一信号层，所述预定厚度与信号走线的厚度相同；所述走线的长度通过所述预定阻值、所述预定宽度、所述预定厚度、所述走线电阻率确定；
[0039]步骤102:将所述走线通过至少一对过孔引到所述PCB的表层。
[0040]可选的，在PCB的设计阶段，每个PCB都有一个PCB文件(文件格式为*.brd)，该PCB文件记录了用于生成PCB的信息，包括PCB的层次，例如有多少层，分别是什么层，每层对线厚的要求。
[0041 ]然后在PCB的原理图(文件格式为pr j，*.dprj)上，每个信号层增加一个网络并建立原理图网表关系。每个网络采用类似的结构。每个网络包括:一个网络标识(ID)点，该网络ID点与PCB上的其它功能器件没有电性连接。
[0042]请参考图2所示，假设当前设计的PCB包括8层信号层，不包括电源层以及接地层。图2左侧的圆形点代表每个信号层的网络ID，例如ID68至ID75。右侧的方块以及连线表示网络走线。网络O与第η层信号层对应。η取值为O至8。
[0043]需要说明的是，图2仅仅是图纸体现，所以在原理图上可以没有真正的走线。图2所示的原理图网表关系是用来指导PCB制造商在制造PCB时，在这些信号层分别设置走线。
[0044]因此，在PCB布局布线时，分别在PCB每个信号层设置一段走线。其中，所述一段走线具有预定阻值、预定宽度、预定厚度。在同一信号层，预定厚度与信号走线的厚度相同。如在PCB文件中可以获知每层信号层对信号走线的线厚的要求，所以在同一个信号层，所述一段走线的预定厚度与要求的信号走线的线厚相同。
[0045]所述走线的长度通过所述预定阻值、所述预定宽度、所述预定厚度、所述走线电阻率确定。
[0046]具体而言，导体的直流电阻计算公式为公式(I)。
[0047]R = p*L/S 公式(I)
[0048]其中，R为电阻，在设计走线时，可以预定一个电阻值，例如I欧或者2欧。P为电阻率，对于已知的导体材料，电阻率是一个已知的常数。而S取决于走线的厚度h和线宽1，所以由公式(I)可以得到公式(2)。
[0049]R = p*L/(h*l)公式(2)
[0050]在PCB设计走线时，走线的厚度h是已知的。因此，走线的线宽I和长度L决定最终的电阻R。在本实施例中，电阻R是预定好的阻值，所以通过公式(2)可以预定线宽I和长度L。
[0051]然后，在布置正常信号走线的同时，或之前或之后，还在每个信号层设置一段走线，该段走线具有预定阻值、预定宽度、预定厚度、预定长度。
[0052]接下来执行步骤102，即将所述走线通过至少一对过孔引到PCB的表层。因为信号层通常位于PCB的内层，为了便于后续测试，在走线的两端的位置打过孔，然后把所述走线弓丨到PCB的表层。如此，可以通过过孔可以测试所述走线的阻值、电流或者电压。
[0053]可选的，为了方便后续测试以及PCB的封装，还在至少一对过孔上设置焊盘。所述焊盘放置在所述至少一对过孔上或者通过引线与所述至少一对过孔相连。因此，在后续测试时，可以直接通过焊盘测试所述走线的阻值、电流或者电压。
[0054]可选的，所述走线可以是不同于正常信号走线的走线，例如在信号走线外单独设置一段走线，该走线不与PCB上的元器件连接。
[0055]可选的，走线还可以是信号走线的一部分。例如在信号层，本身就需要布局信号走线，那么就可以按照信号线的预定阻值、厚度、宽度确定选取的信号走线的长度L，然后在选取的长度为L的信号走线的两端对应的位置打过孔通到表层。
[0056]在上述两种情况下，每个信号层的走线之间在电性上是相互独立的。在这两种情况下，每一层信号层设置的走线的预定阻值、宽度以及长度均可以不同。
[0057]可选的，每个信号层的走线之间以并联的方式相互连接。具体请参考图3a所示，在本例中，仍然以8层信号层为例进行说明。在每一层信号层10上，走线20都设置在相同的垂直位置上，所以每一层的过孔40都打在相同的位置上，然后引线50穿出表层30上的过孔40。此时每段走线20之间是并联的方式。在这种并联方式下，每一层信号层10上的走线20的长度、宽度与厚度、材质均相同。
[0058]可选的，每个信号层的所述走线之间以串联的方式相互连接。请参考图3b所示。在本例中，仍然以7层信号层为例进行说明。走线20为一根完整的走线，该走线20的长度通过预定电阻、线厚、线宽确定。走线20通过过孔40贯穿每个信号层10。在打过孔时，可以在走线20的起始端处打一个过孔，通过引线50将走线20引出到表层30。并在走线20的结束端打一个过孔，通过引线50将走线20引出到表层30。如在图3b中，在最下面一层信号层10，右侧为走线20的起始端，然后走线20通过过孔40贯穿于每个信号层10，然后在最上面的信号层20上走一定长度之后，然后在走线20的末端对应的位置上，在表层30打一个过孔40，然后引线50将末端引出至表层30。在起始端上面的信号层10和表层30上打一个过孔，将起始端通过引线50引出至表层30。
[0059]需要说明的是，每一层信号层的走线的长度可以不等，也可以相等。在不等时，走线贯穿信号层的过孔与引线所在的过孔可能是不同的过孔。
[0060]通过前述方法制作的PCB可以包括:至少一个信号层，在每个信号层上设置有一段走线以及信号走线；其中，所述一段走线具有预定阻值、预定宽度、预定厚度，在同一信号层，所述预定厚度与所述信号走线的厚度相同；所述走线的长度通过所述预定阻值、所述预定宽度、所述预定厚度、所述走线电阻率确定;至少一对过孔，分别贯穿于所述走线的两端的上方PCB层。
[0061]可选的，所述走线为不同于所述信号走线的走线;或，所述走线为所述信号走线的部分。
[0062]可选的，每个信号层的所述走线之间在电性上相互独立;或，所述每个信号层的所述走线之间以并联的方式相互连接;或，所述每个信号层的所述走线之间以串联的方式相互连接。
[0063]可选的，该PCB还包括:至少一对引线，分别位于所述至少一对过孔中，与所述一段走线的两端电性相连。
[0064]可选的，该PCB还包括:焊盘，设置在所述至少一对过孔之上；其中，所述焊盘放置在所述至少一对过孔上或者通过引线与所述至少一对过孔相连。
[0065 ]以下将举例说明本实施例中的PCB的结构。请参考图4a和图4b所示，为本发明实施例提供的一种PCB的结构图。该PCB例如为通过前述方式制作的。其中，图4a为PCB的剖视图，图4b为PCB的俯视图。
[0066]如图4a所示，信号层201上设置有走线202。走线202的两端对应的上方PCB层，信号层301、信号层401和表层501设置有一对过孔203。一对引线204分别位于一对过孔203中，与走线202的两端电性连接。
[0067]在图4b的表层501上，可以看到过孔对403、过孔对303和过孔对203。
[0068]当然，在图4a和图4b中，每个信号层的走线是单独设置的，而且在垂直方向上位置不重叠，所以可以看到如图4b所示的过孔对。
[0069]如果是每个信号层的走线是并联的或者串联的，那么在表层上将会只有一对过孔。
[0070]进一步，可以在过孔对上设置焊盘，请参考图4c所示。对应于过孔对203，其上设置有焊盘对205，对应于过孔对303，其上设置有焊盘对305，对应于过孔对403，其上设置有焊盘对405。
[0071]可选的，每段走线的两端可以打两对或两对以上的过孔，请参考图4d所示。假设走线202的两端对应有两对过孔203。过孔的数量较多时，相对过孔数量较少的情况，测量结果会更准确。
[0072]可选的，在每段走线对应有至少两对过孔时，每对过孔呈轴对称分布。
[0073]接下来请参考图5所示，为本发明实施例提供的一种PCB的测试方法的流程图。该方法包括:步骤101、步骤102、步骤103和步骤104。其中，步骤101和步骤102与前述步骤101和步骤102相同。
[0074]步骤103为:通过所述至少一对过孔测试得到所述走线的测试值;所述测试值用于表征所述走线的测试电阻值；
[0075]步骤104为:通过所述测试值和用于表征所述预定阻值的预定阈值确定所述每个信号层的信号走线的线宽和线厚是否符合标准。
[0076]其中，步骤103和步骤104的执行阶段可以是在PCB的制作过程中，也可以是在PCB到达PCB需求方时进行测试。例如同步到单板在线测试(英文:In-Circuit Test，简称:ICT)、功能测试(英文:Funct1nal Test，简称:FT)中。
[0077]在步骤103中，所述测试值用于表征所述走线的测试电阻值，所以可以通过所述至少一对过孔测试所述走线的测试电阻值，例如使用毫欧级的电阻测试技术对走线的电阻进行测量。在实际运用中，也可以根据欧姆定律，电阻等于电压除以电流，测量电压和电流，然后根据欧姆定律计算得到走线的实际电阻。或者测试值也可以直接是电流或电压。
[0078]请参考图6所示，为走线的电阻测试时的一种可能的等效电路。在本例中，假设走线对应两对过孔，一对为过孔a、过孔d，另一对为过孔b和过孔c C3Rx是走线的直流电阻，r 1、r2、r3和r4是PCB及测试仪器引入的接触电阻。测试系统驱动电压源DCV，电流为II，测量电阻Rx的电压V，电流12，因为电压表内阻非常大，所以12约等于0，所以r2和r3相对于电压表可以忽略不计，而流经rl和r2的电流与Rx的电流是相同的，都为II，所以Rx = V/Il，该公式称为公式(3)。公式(3)是符合欧姆定律的公式。
[0079]相应的，在步骤104中，通过测试值和用于表征所述预定阻值的预定阈值确定每个信号层的信号走线的线宽和线厚是否符合标准。在同一次比较中，测试值和表征预定阻值的预定阈值属于同一类型的参数，例如均为电阻、电压或电流。
[0080]需要说明的是，当每个信号层的所述走线之间在电性上相互独立;或，所述每个信号层的所述走线之间以并联的方式相互连接时，步骤104包括:确定所述测试值和所述预定阈值之间的差值是否在预设误差范围内；在所述差值在所述预设误差范围内时，确定所述信号走线的线宽和线厚符合标准;在所述差值在所述预设误差范围之外时，确定所述信号走线的线宽和/或线厚不符合标准。
[0081]而对于每个信号层的走线之间以串联的方式相互连接的情况，步骤104有两种处理方式，第一种方式:确定所述测试值和所述每个信号层的所述预定阈值之和之间的差值是否在预设范围内；在所述差值在所述预设误差范围内时，确定所述信号走线的线宽和线厚符合标准;在所述差值在所述预设误差范围之外时，确定所述信号走线的线宽和/或线厚不符合标准。在该种方式下，将每段走线的预定阈值进行求和，因为在步骤103中测量的也是所有走线的串联电阻。
[0082]第二种方式，在步骤101中，预定阻值和长度是指所有走线加起来的情况，即设计一根走线，贯穿所有信号层即可，这种情况需要每层信号层对走线的厚度的要求是相同的。对应的，步骤104包括:确定所述测试值和所述预定阈值之间的差值是否在预设范围内；在所述差值在所述预设误差范围内时，确定所述信号走线的线宽和线厚符合标准;在所述差值在所述预设误差范围之外时，确定所述信号走线的线宽和/或线厚不符合标准。
[0083]举例来说，当Rx大于R超出预设误差范围时，根据公式(I)，则说明走线的线宽h和/或线厚I比设计要求的小，有线幼和/或铜箔厚度不足的缺陷。
[0084]当Rx小于R超出预设误差范围时，根据公式(I)，则说明走线的线宽h和/或线厚I比设计要求的大，有走线过宽和/或铜箔过厚的缺陷。
[0085]因为该走线和信号走线是相同的加工设备加工的，所以如果这段走线的线宽和线厚有缺陷，那么也说明其它信号走线的线宽和线厚是有缺陷的，不符合标准。
[0086]需要说明的是，在判断的过程中，设置有预设误差范围，这样可以消除一些测量或者其它因素带来的误差，进而避免误判断。
[0087]由以上描述可以看出，本发明实施例提供一种PCB制作方法及测试方法，通过该方法制作的PCB具有可测试性，而且测试方法简单，成本低，测试速度快，所以提高了测试效率，可以实现批量检测。
[0088]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种印制电路板PCB的测试方法，其特征在于，包括: 在PCB的每个信号层设置一段走线;其中，所述一段走线具有预定阻值、预定宽度、预定厚度，在同一信号层，所述预定厚度与信号走线的厚度相同；所述走线的长度通过所述预定阻值、所述预定宽度、所述预定厚度、所述走线电阻率确定； 将所述走线通过至少一对过孔引到所述PCB的表层； 通过所述至少一对过孔测试得到所述走线的测试值;所述测试值用于表征所述走线的测试电阻值； 通过所述测试值和用于表征所述预定阻值的预定阈值确定所述每个信号层的信号走线的线宽和线厚是否符合标准。2.如权利要求1所述的方法，其特征在于，所述走线为不同于所述信号走线的走线;或，所述走线为所述信号走线的部分。3.如权利要求1所述的方法，其特征在于，所述每个信号层的所述走线之间在电性上相互独立;或，所述每个信号层的所述走线之间以并联的方式相互连接； 对应的，通过所述测试值和用于表征所述预定阻值的预定阈值确定所述每个信号层的信号走线的线宽和线厚是否符合标准，包括: 确定所述测试值和所述预定阈值之间的差值是否在预设误差范围内； 在所述差值在所述预设误差范围内时，确定所述信号走线的线宽和线厚符合标准；在所述差值在所述预设误差范围之外时，确定所述信号走线的线宽和/或线厚不符合标准。4.如权利要求1所述的方法，其特征在于，所述每个信号层的所述走线之间以串联的方式相互连接； 对应的，通过所述测试值和用于表征所述预定阻值的预定阈值确定所述每个信号层的信号走线的线宽和线厚是否符合标准，包括: 确定所述测试值和所述每个信号层的所述预定阈值之和之间的差值是否在预设范围内； 在所述差值在所述预设误差范围内时，确定所述信号走线的线宽和线厚符合标准；在所述差值在所述预设误差范围之外时，确定所述信号走线的线宽和/或线厚不符合标准。5.如权利要求1-4任一项所述的方法，其特征在于，所述方法还包括: 在所述至少一对过孔之上设置焊盘;所述焊盘放置在所述至少一对过孔上或者通过引线与所述至少一对过孔相连。6.—种印制电路板PCB的制作方法，其特征在于，包括: 在PCB的每个信号层设置一段走线;其中，所述一段走线具有预定阻值、预定宽度、预定厚度，在同一信号层，所述预定厚度与信号走线的厚度相同；所述走线的长度通过所述预定阻值、所述预定宽度、所述预定厚度、所述走线电阻率确定； 将所述走线通过至少一对过孔引到所述PCB的表层； 其中，所述至少一对过孔被用于测试所述走线的测试值，所述测试值用于表征所述走线的测试电阻值。7.如权利要求6所述的方法，其特征在于，所述走线为不同于所述信号走线的走线;或，所述走线为所述信号走线的部分。8.如权利要求6所述的方法，其特征在于，所述每个信号层的所述走线之间在电性上相互独立;或，所述每个信号层的所述走线之间以并联的方式相互连接;或，所述每个信号层的所述走线之间以串联的方式相互连接。9.如权利要求6-8任一项所述的方法，其特征在于，所述方法还包括: 在所述至少一对过孔之上设置焊盘;其中，所述焊盘放置在所述至少一对过孔上或者通过引线与所述至少一对过孔相连。10.—种印制电路板PCB，其特征在于，包括: 至少一个信号层，在每个信号层上设置有一段走线以及信号走线;其中，所述一段走线具有预定阻值、预定宽度、预定厚度，在同一信号层，所述预定厚度与所述信号走线的厚度相同；所述走线的长度通过所述预定阻值、所述预定宽度、所述预定厚度、所述走线电阻率确定； 至少一对过孔，分别贯穿于所述走线的两端的上方PCB层； 其中，所述至少一对过孔被用于测试所述走线的测试值，所述测试值用于表征所述走线的测试电阻值。11.如权利要求10所述的PCB，其特征在于，所述走线为不同于所述信号走线的走线；或，所述走线为所述信号走线的部分。12.如权利要求10所述的PCB，其特征在于，所述每个信号层的所述走线之间在电性上相互独立;或，所述每个信号层的所述走线之间以并联的方式相互连接;或，所述每个信号层的所述走线之间以串联的方式相互连接。13.如权利要求10-12所述的PCB，其特征在于，所述PCB还包括: 至少一对引线，分别位于所述至少一对过孔中，与所述一段走线的两端电性相连。14.如权利要求13所述的PCB，其特征在于，所述PCB还包括: 焊盘，设置在所述至少一对过孔之上;其中，所述焊盘放置在所述至少一对过孔上或者通过引线与所述至少一对过孔相连。
【文档编号】H05K1/11GK105865319SQ201610201026
【公开日】2016年8月17日
【申请日】2016年3月31日
【发明人】张伟, 朱青松, 卢艳丽
【申请人】华为技术有限公司