本发明涉及电子电路领域，特别是涉及封装技术领域，具体为一种用于bga的高速线扇出方法及应用该方法的印制电路板。
背景技术：
bga的全称是ballgridarray(焊球阵列封装)，它是在封装体基板的底部制作阵列焊球作为电路的i/o端与印刷线路板(pcb)互接。采用该项技术封装的器件是一种印制电路板。
bga封装出现于90年代初期，现已发展成为一项成熟的高密度封装技术。在半导体ic的所有封装类型中，1996～2001年这5年期间，bga封装的增长速度最快。在1999年，bga的产量约为10亿只。但是，到目前为止，该技术仅限于高密度、高性能器件的封装，而且该技术仍朝着细节距、高i/o端数方向发展。bga封装技术主要适用于pc芯片组、微处理器/控制器、asic、门阵、存储器、dsp、pda、pld等器件的封装。
但目前经过bga的高速线25gbps及56gbps信号与以往的信号相比，总电压摆幅不变，信号波特率及比特率提升，对噪声的容忍度下降。加之bga芯片的尺寸进一步增大，总信号数量增加，增加了串扰，从而增加了信号噪声。
技术实现要素：
为了解决上述的以及其他潜在的技术问题，本发明的实施例提供了一种用于bga的高速线扇出方法，所述用于bga的高速线扇出方法包括：于印制电路板上设置多个过孔及各所述过孔所走的信号线；对应每个所述过孔的位置形成供其他所述过孔的信号线进行走线的背钻孔。
于本发明的一实施例中，多个所述过孔从所述印制电路板的边缘到中心排列成多条直线。
于本发明的一实施例中，所述直线为水平方向或竖直方向。
于本发明的一实施例中，每一条直线上的多个过孔的信号线于各所述过孔的走线位置从高到低排列；对应每个所述过孔的位置形成的各背钻孔的相应深度从长到短排列。
于本发明的一实施例中，每一条直线上的多个过孔的信号线于各所述过孔的走线位置从低到高排列；对应每个所述过孔的位置形成的各背钻孔的相应深度从短到长排列。
本发明的实施例还提供一种印制电路板，所述印制电路板上设置有bga；所述印制电路板上设置多个过孔及各所述过孔所走的信号线；所述印制电路板上对应每个所述过孔的位置形成有供其他所述过孔的信号线进行走线的背钻孔。
于本发明的一实施例中，多个所述过孔从所述印制电路板的边缘到中心排列成多条直线。
于本发明的一实施例中，所述直线为水平方向或竖直方向。
于本发明的一实施例中，每一条直线上的多个过孔的信号线于各所述过孔的走线位置从高到低排列；对应每个所述过孔的位置形成的各背钻孔的相应深度从长到短排列。
于本发明的一实施例中，每一条直线上的多个过孔的信号线于各所述过孔的走线位置从低到高排列；对应每个所述过孔的位置形成的各背钻孔的相应深度从短到长排列。
如上所述，本发明的用于bga的高速线扇出方法及应用该方法的印制电路板具有以下
有益效果：
本发明中信号线经过的是背钻孔，背钻孔上没有信号，而且没有信号线经过有信号流过的信号孔，减少了线号线上的过孔，减小了串扰，有效提升了信号质量。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1显示为本发明的用于bga的高速线扇出方法的流程示意图。
图2显示为本发明的印制电路板上设置bga后的表面示意图。
图3显示为本发明的印制电路板上过孔设置位置的示意图。
图4显示为本发明的印制电路板上过孔、信号线以及背钻孔的一种位置设置关系示意图。
元件标号说明
101过孔
102背钻孔
s110～s120步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
请参阅图1至图4。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
本实施例的目的在于提供一种用于bga的高速线扇出方法及应用该方法的印制电路板，用于解决现有技术中信号线经过过孔时容易产生串扰，降低信号质量的问题。
以下将详细阐述本发明的用于bga的高速线扇出方法及应用该方法的印制电路板的原理及实施方式，使本领域技术人员不需要创造性劳动即可理解本发明的用于bga的高速线扇出方法及应用该方法的印制电路板。
如图1所示，本实施例提供了一种用于bga的高速线扇出方法，所述用于bga的高速线扇出方法包括：
步骤s110，于印制电路板上设置多个过孔及各所述过孔所走的信号线；
步骤s120，对应每个所述过孔的位置形成供其他所述过孔的信号线进行走线的背钻孔。
如图2至图4所示，以下对本实施例用于bga的高速线扇出方法中的步骤s110和步骤s120进行详细说明。
步骤s110，于印制电路板上设置多个过孔及各所述过孔所走的信号线。
于本实施例中，如图1所示，所述印制电路板上设置有bga。
如图4所示，过孔101(via)也称之为通孔，是从印制电路板(pcb)顶层到底层全部打通的，例如在四层pcb中，过孔101是贯穿1，2，3，4层，对不相干的层走线会有妨碍。
过孔101主要分为两种：一种是沉铜孔pth(platingthroughhole)，孔壁有铜，一般是过电孔(viapad)及元件孔(dippad)；另一种是非沉铜孔npth(nonplatingthroughhole)，孔壁无铜，一般是定位孔及螺丝孔。
其中，过孔101的孔壁一般都会有镀铜，信号线经过其它过孔101时由于镀铜的存在增加了信号串扰，从而增加了信号噪声，会影响信号质量。
步骤s120，对应每个所述过孔101的位置形成供其他所述过孔101的信号线进行走线的背钻孔102。
背钻孔102(backdrill)就是将过孔101多余的镀铜用钻孔的方式钻掉形成的内壁没有镀铜的孔。由于过孔101总会产生多余的镀铜部分，当电路信号的频率增加到一定高度后，多余的镀铜就相当于天线一样，产生信号辐射对周围的其他信号造成干扰，严重时将影响到线路系统的正常工作。本发明中，信号线走线经过的均是背钻孔，不再过孔101区域走线，从而消除此类信号串扰的问题。
于本实施例中，如图1所示，多个所述过孔101从所述印制电路板的边缘到中心排列成多条直线。
其中，所述直线优选为为水平方向或竖直方向。
于本实施例中，其中图3为图2中圈出的部分，在pcb板的左半边，从所述印制电路板的边缘到中心圈出来的一个方形，如图2所示，从所述印制电路板的边缘到中心沿水平方向设置多个过孔101，例如图3中所示的a，b，c，d，e和f分别为选取的过孔101位置。
如图4所示，每一条直线上的多个过孔101的信号线于各所述过孔101的走线位置从高到低(从pcb板顶层向底层方向越来越向下)排列，相对应地对应每个所述过孔101的位置形成的各背钻孔102的相应深度从长到短排列。
也就是说，如图4所示，信号线对应所述过孔101的走线位置以下全部将过孔101多余的镀铜用钻孔的方式钻掉形成内壁没有镀铜的背钻孔102。
如图4所示，信号线1对应过孔(a)101的走线位置以下全部为背钻孔102，信号线2对应过孔(b)101的走线位置以下全部为背钻孔102，信号线3对应过孔(c)101的走线位置以下全部为背钻孔102，信号线4对应过孔(d)101的走线位置以下全部为背钻孔102，信号线5对应过孔(e)101的走线位置以下全部为背钻孔102，信号线6对应过孔(f)101的走线位置以下全部为背钻孔102。
这样，信号线6的走线分别经过过孔(a)101、过孔(b)101、过孔(c)101、过孔(d)101以及过孔(e)101的背钻孔102，背钻孔102上没有信号，而且信号线6没有经过有信号流过的信号孔；信号线5的走线分别经过过孔(a)101、过孔(b)101、过孔(c)101以及过孔(d)101的背钻孔102，背钻孔102上没有信号，而且信号线5没有经过有信号流过的信号孔；信号线4的走线分别经过过孔(a)101、过孔(b)101以及过孔(c)101的背钻孔102，背钻孔102上没有信号，而且信号线4没有经过有信号流过的信号孔；信号线3的走线分别经过过孔(a)101和过孔(b)101的背钻孔102，背钻孔102上没有信号，而且信号线3没有经过有信号流过的信号孔；信号线2的走线经过过孔(a)101的背钻孔102，背钻孔102上没有信号，而且信号线1没有经过有信号流过的信号孔。
于本实施例中，每一条直线上的多个过孔101的信号线于各所述过孔101的走线位置也可以从低到高排列，对应每个所述过孔101的位置形成的各背钻孔102的相应深度从短到长排列。信号线的走线排列和背钻孔102的设置长短排列与上述相反，原理相同，在此不再赘述。
本的实施例还提供一种印制电路板，所述印制电路板上设置有bga；所述印制电路板上设置多个过孔101及各所述过孔101所走的信号线；所述印制电路板上对应每个所述过孔101的位置形成有供其他所述过孔101的信号线进行走线的背钻孔102。
过孔101(via)也称之为通孔，是从印制电路板(pcb)顶层到底层全部打通的，例如在四层pcb中，过孔101是贯穿1，2，3，4层，对不相干的层走线会有妨碍。
过孔101主要分为两种：一种是沉铜孔pth(platingthroughhole)，孔壁有铜，一般是过电孔(viapad)及元件孔(dippad)；另一种是非沉铜孔npth(nonplatingthroughhole)，孔壁无铜，一般是定位孔及螺丝孔。
其中，过孔101的孔壁一般都会有镀铜，信号线经过其它过孔101时由于镀铜的存在增加了信号串扰，从而增加了信号噪声，会影响信号质量。
背钻孔102(backdrill)就是将过孔101多余的镀铜用钻孔的方式钻掉形成的内壁没有镀铜的孔。由于过孔101总会产生多余的镀铜部分，当电路信号的频率增加到一定高度后，多余的镀铜就相当于天线一样，产生信号辐射对周围的其他信号造成干扰，严重时将影响到线路系统的正常工作。本发明中，信号线走线经过的均是背钻孔，不再过孔101区域走线，从而消除此类信号串扰的问题。
于本发明的一实施例中，多个所述过孔101从所述印制电路板的边缘到中心排列成多条直线。
于本实施例中，所述直线优选为水平方向或竖直方向。
于本实施例中，其中图3为图2中圈出的部分，在pcb板的左半边，从所述印制电路板的边缘到中心圈出来的一个方形，如图2所示，从所述印制电路板的边缘到中心沿水平方向设置多个过孔101，例如图3中所示的a，b，c，d，e和f分别为选取的过孔101位置。
如图4所示，每一条直线上的多个过孔101的信号线于各所述过孔101的走线位置从高到低(从pcb板顶层向底层方向越来越向下)排列，相对应地对应每个所述过孔101的位置形成的各背钻孔102的相应深度从长到短排列。
也就是说，如图4所示，信号线对应所述过孔101的走线位置以下全部将过孔101多余的镀铜用钻孔的方式钻掉形成内壁没有镀铜的背钻孔102。
如图4所示，信号线1对应过孔(a)101的走线位置以下全部为背钻孔102，信号线2对应过孔(b)101的走线位置以下全部为背钻孔102，信号线3对应过孔(c)101的走线位置以下全部为背钻孔102，信号线4对应过孔(d)101的走线位置以下全部为背钻孔102，信号线5对应过孔(e)101的走线位置以下全部为背钻孔102，信号线6对应过孔(f)101的走线位置以下全部为背钻孔102。
这样，信号线6的走线分别经过过孔(a)101、过孔(b)101、过孔(c)101、过孔(d)101以及过孔(e)101的背钻孔102，背钻孔102上没有信号，而且信号线6没有经过有信号流过的信号孔；信号线5的走线分别经过过孔(a)101、过孔(b)101、过孔(c)101以及过孔(d)101的背钻孔102，背钻孔102上没有信号，而且信号线5没有经过有信号流过的信号孔；信号线4的走线分别经过过孔(a)101、过孔(b)101以及过孔(c)101的背钻孔102，背钻孔102上没有信号，而且信号线4没有经过有信号流过的信号孔；信号线3的走线分别经过过孔(a)101和过孔(b)101的背钻孔102，背钻孔102上没有信号，而且信号线3没有经过有信号流过的信号孔；信号线2的走线经过过孔(a)101的背钻孔102，背钻孔102上没有信号，而且信号线1没有经过有信号流过的信号孔。
于本实施例中，每一条直线上的多个过孔101的信号线于各所述过孔101的走线位置也可以从低到高排列，对应每个所述过孔101的位置形成的各背钻孔102的相应深度从短到长排列。信号线的走线排列和背钻孔102的设置长短排列与上述相反，原理相同，在此不再赘述。
综上所述，本发明中信号线经过的是背钻孔，背钻孔上没有信号，而且没有信号线经过有信号流过的信号孔，减少了线号线上的过孔，减小了串扰，有效提升了信号质量。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中包括通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。