自适应多电平栅极驱动器电路和用于切换半桥电路的方法与流程

本发明总体上涉及用于自适应多电平栅极驱动器的系统和方法。

背景技术：

图1a是绝缘栅双极型晶体管(“igbt”)102的示意图100，该绝缘栅双极型晶体管(“igbt”)102包括耦接在栅极与集电极之间的寄生电容cgc、耦接在栅极与发射极之间的cge以及耦接在集电极与发射极之间的cce。

图1b是图1a中所示的寄生电容的值相对于集电极-发射极电压的曲线图，其中，ciss表示电容器cm和cge的和、coss表示电容器cm和cce的总和，并且cm表示如现有技术中已知的由于igbt102的增益而导致高度非线性的米勒电容器.。对于低集电极-发射极电压，电容器ciss、coss和cm的值相对高，并且在集电极-发射极电压的初始增加期间快速减小，然后在高集电极-发射极电压下渐近地接近最小值。

图2a是现有技术中的功率开关的示意图200，该功率开关包括高侧驱动器206和低侧驱动器204、高侧栅极电阻器rghs和低侧栅极电阻器rgls以及高侧功率晶体管t1和低侧功率晶体管t2。图2a中示出了电压vce(集电极至发射极电压)、vg(栅极电压)和vout(来自低侧栅极驱动器的电压)以及与低侧驱动器相关联的电流ig(栅极电流)和ic(集电极电流)。

对于指定的栅极电阻器，对图1a中所示的寄生电容进行充电和放电需要相对长的时间。因此，图2a中所示的功率晶体管的传播延迟也相对高。功率晶体管的传播延迟的部分称为“死区时间”，“死区时间”在半桥应用中必须被考虑以避免交叉导通。半桥功率开关的高侧器件和低侧器件的大的传播延迟主要在集电极至发射极电压(“vce”)或漏极至源极电压(“vds”)低的情况下关断时出现。如图1b中所示，在这种情况下，米勒电容非常高。长的传播延迟导致大的死区时间，因为导通时的传播延迟很短。这导致效率和精确定时方面的缺点。

用于解决传播延迟的一个解决方案是通过适当选择栅极电阻器rgls和rghs。栅极电阻越低，传播延迟越短。然而，栅极电阻也指定开关速度。因此，栅极电阻器rg的选择受到其他设计约束的限制，例如电磁干扰(“emi”)限制的dv/dt限制。

图2b是与图2a的功率开关相关联的时序图，示出了针对rghs和rgls的给定值的vout、vg、ig、vce和ic的波形。图2b中还示出了作为关断电流的ioff波形。

图3a是与图2a中的功率开关的低侧的导通阶段相关联的更详细的时序图，并且图3b是与图2a中的功率开关的低侧的关断阶段相关联的更详细的时序图。图3a和图3b中所示的波形包括栅极电压(vg)、输出电压(vs)、栅极电流(ig)、集电极电流(ic)和能量损耗(e)。沿这些波形的水平时间轴的时间参数包括：tth(达到阈值电压的时间)、t1(米勒平台开始的时间)、t2(在导通模式下尾开始的时间或在关断模式下结束的时间)和t3(米勒平台结束的时间)。

在示出能量损耗(e)的图3a和图3b中的波形中，功率晶体管的开关期间消耗的能量被标记为esw，而通过传导消耗的能量被标记为econd。注意，在功率晶体管的开关期间消耗的能量包括尖峰部分和长“尾”部分。在输出电压(vs)波形的明显标记的箭头部分中可以看到拉长的尾。由尾部指示的能量损耗导致大的功率开关损耗。

因此，本发明的一个目的是减少在功率开关的开关期间的传播延迟和功率开关损耗。

技术实现要素：

根据实施方式的方法和电路，死区时间和尾现象都被最小化，这进而提高了开关效率并且允许功率开关的更精确的开关定时。

根据实施方式，一种用于驱动功率开关的栅极驱动器电路包括：栅极驱动器，其具有用于接收输入信号的第一输入端和耦接至功率开关的输出端，该栅极驱动器被配置成用于提供主栅极电流和辅助栅极电流；和差分电压传感器，其具有用于接收输入信号的第一输入端、耦接至电源电压的第二输入端、耦接至功率开关的端子的第三输入端以及耦接至栅极驱动器的第二输入端的输出端。

附图说明

为了更全面地理解本发明及其优点，现在参照以下结合附图进行的描述，在附图中：

图1a是如现有技术中公知的包括寄生电容的igbt的示意图；

图1b是图1a中所示的寄生电容的值相对于集电极-发射极电压的曲线图；

图2a是包括高侧驱动器和低侧驱动器以及高侧栅极电阻器和低侧栅极电阻器的现有技术功率开关的示意图200；

图2b是与图2a中的功率开关相关联的时序图；

图3a是与图2a中的功率开关的低侧的导通阶段相关联的时序图；

图3b是与图2a中的功率开关的低侧的关断阶段相关联的时序图；

图4a是根据实施方式的与功率开关的低侧的导通阶段相关联的时序图；

图4b是根据实施方式的与功率开关的低侧的关断阶段相关联的时序图；

图5a是根据实施方式的功率开关系统的集成电路栅极驱动器和半桥功率开关的框图；

图5b是根据实施方式的以第一电源电压为参照的栅极驱动器、差分电压传感器和单个晶体管功率开关的框图；

图5c是根据实施方式的以第二电源电压为参照的栅极驱动器、差分电压传感器和单个晶体管功率开关的框图；

图6是与图5a中的功率开关系统相关联的低侧差分电压传感器的框图；

图7是在导通事件期间与图6中的低侧差分电压传感器相关联的时序图；

图8是在关断事件期间与图6中的低侧差分电压传感器相关联的时序图；

图9是在导通事件和关断事件期间与图6中的低侧差分电压传感器相关联的时序图；

图10是与图5a中的功率开关系统相关联的高侧差分电压传感器的框图；

图11是在导通事件期间与图10中的高侧差分电压传感器相关联的时序图；

图12是在关断事件期间与图10中的高侧差分电压传感器相关联的时序图；

图13是在导通事件和关断事件期间与图10中的高侧差分电压传感器相关联的时序图；

图14是适合在图6中的低侧差分电压传感器中使用的输入级的示意图；以及

图15是适合在图10中的高侧差分电压传感器中使用的输入级的示意图。

具体实施方式

根据实施方式，用于功率开关的栅极驱动器的输出级的栅极电流被配置成取决于开关的输出电压vs与开关的供应电压(vss和dc+)之间的差。通常，vss是负电压供应或接地，而dc+是正电压供应。这些电压的绝对值可以是特定应用所需的并且特定开关技术所允许的几十伏至几百伏的范围。

图4a是根据实施方式的与功率开关的低侧的导通阶段相关联的时序图，并且图4b是根据实施方式的与功率开关的低侧的关断阶段相关联的时序图。

图4a和图4b中示出了以下波形：栅极电压(vg)；输出电压(vs)；栅极电流(ig)；集电极电流(ic)；能量损耗(e)。示出了具有如先前所描述的esw和econd部分的能量损耗。vs波形的(在时间t2与时间t3之间的)部分402指示导通期间的擦除的尾。ig波形的(在时间t2与时间t4之间的)部分404示出了增强的栅极电流。vs波形的(在时间t1与时间t2之间的)部分406指示关断期间的擦除的尾。ig波形的(在时间t0与时间t2之间的)部分408再次示出了增强的栅极电流。通过在ig波形的部分404和408期间增强栅极电流，可以擦除vs波形的部分402和406中的尾。这使得开关损耗和死区时间最小化，同时还使得将开关器件的dv/dt保持在由emi规定所施加的限制内。

比较图4a和图4b中的时序图与图3a和图3b中的时序图，可以清楚地看到通过由下面进一步详细描述的电路实施方式提供的增强的栅极电流获得的esw能量损耗的减少。

参照图5a，使用二极管d1和二极管d2获得输出电压vs与供应电压之间的差(该差在下文中标识为δv)；在低侧vs－vss＝δvls，而在高侧dc+－vs＝δvhs。根据这些差分电压和功率晶体管的导通/关断状态(用户已知)，在导通和关断两个阶段期间，在高侧功率器件和低侧功率器件的栅极处提供栅极增强电流的正确电平。下面特别地利用图14和图15中所示的输入级的描述来进一步详细说明用于产生差分电压δvls和δvhs的正确机制。

通过对先前的功率开关数据表和测试的分析，在vs开始展现先前描述的尾现象(参见图3a和图3b中的箭头部分)之处发现平均值(阈值)δv。该阈值δv在下文中称为δvth。尾现象的初始部分与米勒电容的峰值对应。一旦δv达到或下降至δvth以下，栅极电流增强。下面进一步详细描述这些电压阈值和这些电压阈值在用于驱动功率开关器件的栅极驱动器电路中的实现。

图5a是根据实施方式的功率开关系统500a的集成电路栅极驱动器501和半桥功率开关503的框图。功率开关系统基本上是对称的，因为它由低侧和高侧二者处的类似的块组成。下面描述集成电路栅极驱动器501。半桥功率开关503包括高侧功率器件526，例如耦接在dc+与输出电压节点vs之间的igbt，该igbt又耦接至负载530。虽然示出了电感性负载，但是其他类型的负载在现有技术中是已知的。在实施方式中，续流二极管d3跨功率器件526的电流路径耦接。半桥功率开关503还包括低侧功率器件528，例如耦接在输出电压节点vs与在实施方式中示为接地的vss电力供应节点之间的igbt。在实施方式中，续流二极管d4跨功率器件528的电流路径耦接。

图5a中示出了实施方式的集成电路栅极驱动器501，其包括以下引脚(按顺时针顺序)：dc+(正电源电压)、vb(内部偏置节点)、h01(第一高侧栅极驱动器输出端)、h02(第二高侧栅极驱动器输出端)、vs(输出电压节点)、l02(第二低侧栅极驱动器输出端)、l01(第一低侧栅极驱动器输出端)、vss(接地或负供应电压)、lin(低侧输入信号)、hin(高侧输入信号)、vcc(附加正电源电压)。

栅极驱动器集成电路501包括：高侧恒定电流驱动器518，其具有用于接收高侧输入信号hin的输入端和在引脚h01处耦接至高侧功率器件的控制节点的输出端；高侧增强电流驱动器520，其具有用于接收hs上拉增强信号的第一输入端、用于接收hs下拉增强信号的第二输入端和在引脚h02处耦接至高侧功率器件526的控制节点的输出端(outboost)；以及高侧传感器和微分器电路514，其具有通过二极管d1耦接至正电压源dc+的输入端、耦接至输出节点vs的输入端、用于接收高侧输入信号hin的输入端以及耦接至高侧增强电流驱动器520的第一输入端和第二输入端的第一输出端和第二输出端。基于分别耦接至正电压源dc+和耦接至输出节点vs的输入端，高侧传感器和微分器电路514可以获得上述电压差δvhs＝dc+—vs。

栅极驱动器集成电路501包括：低侧恒定电流驱动器524，其具有用于接收低侧输入信号lin的输入端和在引脚l01处耦接至低侧功率器件的控制节点的输出端；低侧增强电流驱动器522，其具有用于接收ls上拉增强信号的第一输入端、用于接收ls下拉增强信号的第二输入端和在引脚l02处耦接至低侧功率器件528的控制节点的输出端(outboost)；以及低侧传感器和微分器电路516，其具有通过二极管d2耦接至输出节点vs的输入端、耦接至负供应电压vss的输入端、用于接收低侧输入信号lin的输入端以及耦接至低侧增强电流驱动器522的第一输入端和第二输入端的第一输出端和第二输出端。基于分别耦接至输出节点vs和负电压源vss的输入端，低侧传感器和微分器电路516可以获得上述电压差δvls＝vs—vss。

在集成电路栅极驱动器501中还示出了以下块：输入滤波器502、dt+ast块506(dt＝用于在高侧开关信号与低侧开关信号之间插入时间间隔以避免功率器件的同时切换的死区时间电路，ast＝为避免低侧功率器件与高侧功率器件之间的交叉导通而使用的防击穿电路)、uvlo块504(uvlo＝在供应电力缺失的情况下用来保护驱动器电路的欠压锁定电路)、延迟均衡器块508(用于引入延迟以使高电压域和低电压域中的传播延迟均衡的延迟均衡器电路)、hvls块510(hvls＝将输入信号电压从低侧传递至高侧所需的并且在需要时用于在非常高的电压域正常工作的高电压电平转换器电路)。在图5a中也使用缩写“hz”，参见是高侧增强电流驱动器520和低侧增强电流驱动器522。缩写“hz”指的是如下面进一步详细描述的当不供应增强的栅极电流脉冲时驱动器520和驱动器522可置于的高阻抗输出状态。设置辅助级520和辅助级522以在每当不需要辅助增强电流时示出高阻抗(hz)。栅极驱动器电路501可以被配置成针对特定应用省略上述功能块中的一些，或者可以被配置成根据需要针对特定应用添加附加功能块。

最后，较低电压块502、504、506、508、516、522、524和d2都可以被集成在栅极驱动器集成电路501的p衬底部分上。为了防止芯片上的电压击穿，高电压块510、512、514、518、520和d1都可以被集成在栅极驱动器集成电路501的n外延部分上。

虽然已经关于图5a示出和描述了半桥实施方式，但是也可以使用单个晶体管功率开关实施方式。下面参照图5b和图5c描述单个晶体管功率开关系统。根据实施方式，还可以使用包括四个功率晶体管或器件(未示出)的全桥实施方式。

图5b是功率开关系统500b的框图，该功率开关系统500b包括栅极驱动器522、栅极驱动器524、低侧差分电压传感器516、二极管d2和二极管d4以及具有以vss为参照的发射极和耦接至负载530的集电极的单个晶体管功率开关528。

图5c是功率开关系统500c的框图，该功率开关系统500c包括栅极驱动器518、栅极驱动器520、高侧差分电压传感器514、二极管d1和二极管d3以及具有以dc+为参照的集电极和耦接至负载530的发射极的单个晶体管功率开关。

图6是与图5a中的功率开关系统500a相关联的低侧差分电压传感器516的框图。

在图6中以框图的形式更详细地示出了低侧传感器和微分器电路516。低侧传感器电路516包括先前描述的二极管d2和用于提供包括vs_diode参考电压、vref参考电压和ref参考电压的三个参考电压的输入级604。输入级在图14中被进一步详细地示出，并且在下面进一步详细地描述。低侧传感器和微分器电路516还包括具有电容器602和电阻器606的微分器608、比较器610和逻辑电路612。微分器608接收vref参考信号并且将其与输入inder信号和输出outder信号相关联。比较器610接收ref参考信号并且提供lsvcesense输出信号。逻辑电路612接收lsvcesense和lin信号并且提供ls上拉增强信号和ls下拉增强信号。微分器608和比较器610可以具有常规设计。可以使用集成电路中的逻辑门实现逻辑电路612或者可以根据需要将逻辑电路612实现为集成电路内部或外部的软件。逻辑电路612的正确逻辑功能可以从下面进一步详细提供和描述的各种时序图中看出。

在工作中，一旦感测到的δvls超过如上所述的预先创建的阈值，二极管d2就提供遵循δvls的形状的信号。该信号随后连同自适应电压参考(vref)一起被提供至微分器608的输入端。在微分器的输入端(inder)处，存在有以vref电压电平为中心的、与由输入级604提供的信号的斜率一致的脉冲。

在微分器608的输出端(outder)处，每当δvls减小时，出现超过vref电平的脉冲，并且在相反的情况下出现低于vref电平的脉冲。该信号被输入至比较器610，比较器610结合参考电压(ref)而提供lsvcesense信号。

需要信号以在功率级的输出端处提供辅助电流以在需要时提供较高的栅极电流。因此，微分器608的vref信号被控制成允许微分器608的第一脉冲只要功率晶体管导通就一直持续。这样做是因为根据当前使用的常规恒定栅极电流的极性，在该输出脉冲的上升沿上，负辅助栅极电流被提供至功率晶体管，而在下降沿上，获得了正辅助栅极电流。根据来自比较器610的方波脉冲，功率级522提供将在输出端处被加至从驱动器级524提供的在图5a中标记为“恒定电流”的恒定栅极电流的电流脉冲以减少vs的尾的持续时间并且因此提高开关系统的功率效率。

在图7、图8和图9中的时序图中示出了开关系统的低侧的内部波形，下面进一步对其进行详细描述。

图7是与导通事件期间的图6中的低侧差分电压传感器516相关联的时序图，其包括根据实施方式的包括擦除的尾部的vs输出信号、vs_diode信号、vref信号、inder信号、outder信号、ref参考电压、lsvcesense信号和lin输入信号。

图8是与关断事件期间的图6中的低侧差分电压传感器516相关联的时序图，其包括根据实施方式的包括擦除的尾部的vs输出信号、vs_diode信号、vref信号、inder信号、outder信号、ref参考电压、lsvcesense信号和lin输入信号。

图9是与导通事件和关断事件期间的图6中的低侧差分电压传感器516相关联的时序图，其包括vg栅极电压信号、lsvcesense信号、lin输入信号、ls上拉增强信号、ls下拉增强信号、outdriver信号(增强驱动器522的输出)和ig栅极电流信号。注意，在图9中可以清楚地看到增强栅极电流部分，其包括导通事件的第二部分期间的增强电流部分902和关断事件的第一部分期间的增强电流部分904。未增强的栅极电流部分由低侧恒定电流驱动器524提供。

图10是与图5a中的功率开关系统500a相关联的高侧差分电压传感器514的框图。

在图10中以框图形式更详细地示出了高侧传感器和微分器电路516。高侧传感器电路514包括先前描述的二极管d1和用于提供包括dc_diode参考电压、vref参考电压和ref参考电压的三个参考电压的输入级1004。该输入级在图15中被进一步详细地示出并且在下面被进一步详细地描述。高侧传感器电路514还包括包含电容器1002和电阻器1006的微分器1008、比较器1010和逻辑电路1012。微分器1008接收vref参考信号并且将其与输入inder信号和输出outder信号相关联。比较器1010接收ref参考信号并提供hsvcesense输出信号。逻辑电路1012接收hsvcesense信号和hin信号并提供hs上拉增强信号和hs下拉增强信号。微分器1008和比较器1010可以具有常规设计。可以使用集成电路中的逻辑门实现逻辑电路1012或者可以根据需要将逻辑电路1012实现为集成电路内部或外部的软件。逻辑电路1012的确切逻辑功能可以从下面进一步详细提供和描述的各种时序图中看出。

在工作中，一旦感测到的δvhs超过如上所述的预先创建的阈值，二极管d1就提供遵循δvhs的形状的信号。该信号随后连同自适应电压参考(vref)一起被提供至微分器1008的输入端。在微分器的输入端(inder)处，存在有以vref电压电平为中心的、与由输入级1004提供的信号的斜率一致的脉冲。

在微分器1008的输出端(outder)处，每当δvhs减小时，出现超过vref电平的脉冲，并且在相反的情况下出现低于vref电平的脉冲。该信号被输入至比较器1010，比较器1010结合参考电压(ref)而提供hsvcesense信号。

需要信号以在功率级的输出端处提供辅助电流以在需要时提供较高的栅极电流。因此，微分器1008的vref信号被控制成允许微分器1008的第一脉冲只要功率晶体管导通就一直持续。这样做是因为根据当前使用的常规恒定栅极电流的极性，在该输出脉冲的上升沿上，负辅助栅极电流被提供至功率晶体管，而在下降沿上，获得了正辅助栅极电流。根据来自比较器1010的方波脉冲，功率级520提供将在输出端被加至从驱动器级518提供的在图5a中标记为“恒定电流”的恒定栅极电流的电流脉冲，以减少vs的尾的持续时间并且因此提高开关系统的功率效率。

在图11、图12和图13中的时序图中示出了开关系统的高侧的内部波形，下面进一步对其进行详细描述。

图11是与导通事件期间的图10中的高侧差分电压传感器514相关联的时序图，其包括根据实施方式的包括擦除的尾部的vs输出信号、dc_diode信号、vref信号、inder信号、outder信号、ref参考电压、hsvcesense信号和hin输入信号。

图12是与关断事件期间的图10中的高侧差分电压传感器514相关联的时序图，其包括根据实施方式的包括擦除的尾部的vs输出信号、dc_diode信号、vref信号、inder信号、outder信号、ref参考电压、hsvcesense信号和hin输入信号。

图13是与导通事件和关断事件期间的图10中的高侧差分电压传感器514相关联的时序图，其包括vg栅极电压信号、hsvcesense信号、hin输入信号、hs上拉增强信号、hs下拉增强信号、outdriver信号(增强驱动器520的输出)和ig栅极电流信号。注意，在图13中可以清楚地看到增强栅极电流部分，其包括导通事件的第二部分期间的增强电流部分1302和关断事件的第一部分期间的增强电流部分1304。未增强的栅极电流部分由低侧恒定电流驱动器518提供。

图14是适合在图6中的低侧差分电压传感器516中使用的低侧输入级604的示例性示意图。晶体管1402和六个串联耦接的二极管1404用于产生参考电压，该参考电压由电阻器1406和电阻器1408分压以产生ref参考电压。晶体管1410和六个串联耦接的二极管1412用于产生参考电压，该参考电压由电阻器1414、电阻器1416和电阻器1418分压以产生vref参考电压。开关1420可以用于为vref参考电压产生两个值。如下面进一步详细说明的，晶体管1422和四个串联耦接的二极管1424以及齐纳二极管1426用于与二极管d2相结合地产生vs_diode最大允许电压。重要的是要注意，低侧输入级604包括(通过二极管d2)到vs和直接到vss电源电压二者的连接。

在工作中，ref参考电压是高于vss电源电平的基本恒定的参考电压。vref参考电压是基本恒定的参考电压，其在第一工作模式下具有高于vss电源电平的第一标称值，并且在第二工作模式下具有高于vss电源电平的第二标称值。开关1420用于在第一工作模式与第二工作模式之间切换，当vs_diode相对于vss高于晶体管阈值电压时，接通开关1420，或者当vs_diode相对于vss降低至晶体管阈值电压以下时，关断开关1420。最后，vs_diode电压代表如先前所描述的vs电压与vss电压之间的差。当vs比vs_diode最大允许电压更正时，vs_diode电压被钳位至高于vss的标称值。然而，如在先前的时序图中可见，当vs电压比vs_diode最大允许电压更负时，vs_diode电压跟随vs电压。因此，vs_diode是低侧功率器件528两端的电压的代表电压。

图15是适合用在图10中的高侧差分电压传感器514中的高侧输入级1004的示例性示意图。晶体管1502和六个串联耦接的二极管1504用于产生参考电压，该参考电压由电阻器1506和电阻器1508分压以产生ref参考电压。晶体管1510和六个串联耦接的二极管1512用于产生参考电压，该参考电压由电阻器1514、电阻器1516和电阻器1518分压以产生vref参考电压。开关1520可以用于为vref参考电压产生两个值。如下面进一步详细地说明的，晶体管1522和四个串联耦接的二极管1524以及齐纳二极管1526与二极管d1一起用于产生dc_diode最大允许电压。重要的是要注意，低侧输入级1004包括(通过二极管d1)到dc+和直接到vs输出电压二者的连接。

在工作中，除了各种偏置的值、电力供应和参考电压以外，图15中的高侧输入级1004的工作与先前关于图14中所示的低侧输入级604所描述的工作基本相同。

虽然已经参照说明性实施方式描述了本发明，但是该描述并不旨在被解释为具有限制性意义。在参照描述时，说明性实施方式的各种修改和组合以及本发明的其他实施方式对于本领域技术人员而言将是明显的。因此，旨在所附权利要求书涵盖任何这样的修改或实施方式。