专利名称：移位寄存器、栅极驱动单元与显示装置的制作方法
技术领域：
本发明涉及显示领域，尤其涉及一种移位寄存器、栅极驱动单元与显示装置。
背景技术：
液晶显示装置(IXD)包括配备有多条栅极线和多条数据线的液晶面板，向栅极线输出栅极信号的栅极驱动单元和向数据线输出数据信号的源极驱动单元。随着技术的不断发展，各种降低成本的驱动技术被应用于液晶显示器产品之中，包括Dual gate (对栅)技术和GIP技术。Dual gate技术是将液晶面板的数据线数量减少一半、栅极线数量增加一倍的驱动技术，将源极驱动IC的数量减半，将栅极驱动IC的数量加倍，因为栅极驱动IC的单价比源极驱动IC的单价便宜,从而实现成本降低,但是Dual gate技术会带来TFT充电不足问题。GIP (gate in panel)技术是将栅极驱动电路集成在IXD面板的显示区外围区域的技术，由于省去了栅极驱动1C，从而实现成本降低。为了进一步降低成本，有些液晶显示器产品同时采用了 Dual gate技术和GIP技术。目前采用GIP技术的栅极驱动电路只能按照单一方向的扫描方式来进行显示，例如顺扫描或者逆扫描，和Dual gate技术搭配使用时，由于TFT充电不足问题会产生Vertical mura (垂直线亮度不均)问题，造成画质不良。
发明内容
本发明提供一种移位寄存器、栅极驱动单元与显示装置，从而可以解决现有技术中所存在的Vertical mura (垂直线亮度不均)问题,提高显示装置的显示画质。本发明提供方案如下:本发明实施例提供了一种移位寄存器单元，包括扫描顺序控制电路、第一控制电路和第二控制电路；其中:扫描顺序控制电路，分别与第一扫描顺序控制信号输入端、第二扫描顺序控制信号输入端、第一时钟信号输入端、第二时钟信号输入端、设置信号输入端、复位信号输入端、第一栅极信号输出端、第二栅极信号输出端、进位信号输出端、复位信号输出端连接，用于根据接收的第一扫描顺序控制信号和第二扫描顺序控制信号，控制第一栅极信号和第二栅极信号的输出顺序；第一控制电路，用于根据所述扫描顺序控制电路输入的控制信号，进行第一栅极信号输出和复位，所述第一控制电路分别与巾贞复位信号输入端、电源电压输入端、第一栅极信号输出端以及所述扫描顺序控制电路连接；第二控制电路，用于根据所述扫描顺序控制电路输入的控制信号，进行第二栅极信号输出和复位，所述第二控制电路分别与巾贞复位信号输入端、电源电压输入端、第二栅极信号输出端以及所述扫描顺序控制电路连接。优选的，所述扫描顺序控制电路包括:第一控制单元，用于向所述第一控制电路输入第一子设置信号、第一子复位信号，以及接收所述第一控制电路输入的第一子进位信号，所述第一控制单元分别与第一扫描顺序控制信号输入端、设置信号输入端、复位信号输入端、第一栅极信号输出端、进位信号输入端、复位信号输出端连接；第二控制单元，用于向所述第二控制电路输入第二子设置信号、第二子复位信号，以及接收所述第二控制电路输入的第二子进位信号，所述第二控制单元分别与第二扫描顺序控制信号输入端、设置信号输入端、复位信号输入端、第二栅极信号输出端、进位信号输出端、复位信号输出端连接；时钟信号控制单元，用于向所述第一控制电路或第二控制电路，输入第一时钟子信号和第二时钟子信号，所述时钟信号控制单元分别与所述第一扫描顺序控制信号输入端、第二扫描顺序控制信号输入端、第一时钟信号输入端、第二时钟信号输入端连接。优选的，所述第一控制单元包括:第一晶体管TC1、第三晶体管TC3、第五晶体管TC5、第七晶体管TC7、第九晶体管TC9、第i^一晶体管TCll ;其中:第一晶体管TCl的源极连接所述设置信号输入端，第一晶体管TCl的栅极连接所述第一扫描顺序控制信号输入端、第一晶体管TCl的漏极连接所述第一控制电路；第三晶体管TC3的源极连接所述第一控制电路，第三晶体管TC3的栅极连接所述第一扫描顺序控制信号输入端、第三 晶体管TC3的漏极连接所述第二控制电路；第五晶体管TC5的源极连接所述第二栅极信号输出端，第五晶体管TC5的栅极连接第一扫描顺序控制信号输入端、第五晶体管TC5的漏极连接所述第一控制电路；第七晶体管TC7的源极连接所述第二控制电路，第七晶体管TC7的栅极连接第一扫描顺序控制信号输入端、第七晶体管TC7的漏极连接所述进位信号输出端；第九晶体管TC9的源极连接所述复位信号输入端，第九晶体管TC9的栅极连接第一扫描顺序控制信号输入端、第九晶体管TC9的漏极连接所述第二控制电路；第十一晶体管TCll的源极连接所述第一栅极信号输出端，第十一晶体管TCll的栅极连接第一扫描顺序控制信号输入端、第十一晶体管TCll的漏极连接所述复位信号输出端。优选的，所述第二控制单元包括:第二晶体管TC2、第四晶体管TC4、第六晶体管TC6、第八晶体管TC8、第十晶体管TC10、第十二晶体管TC12 ;其中:第二晶体管TC2的源极连接所述设置信号输入端，第二晶体管TC2的栅极连接第二扫描顺序控制信号输入端、第二晶体管TC2的漏极连接所述第二控制电路；第四晶体管TC4的源极连接所述第二控制电路，第四晶体管TC4的栅极连接第二扫描顺序控制信号输入端、第四晶体管TC4的漏极连接所述第一控制电路；第六晶体管TC6的源极连接所述第一栅极信号输出端，第六晶体管TC6的栅极连接第二扫描顺序控制信号输入端、第六晶体管TC6的漏极连接所述第二控制电路；第八晶体管TC8的源极连接所述第一控制电路，第八晶体管TC8的栅极连接第二扫描顺序控制信号输入端、第八晶体管TC8的漏极连接所述进位信号输出端；第十晶体管TClO的源极连接所述复位信号输入端，第十晶体管TClO的栅极连接第二扫描顺序控制信号输入端、第十晶体管TClO的漏极连接所述第一控制电路；第十二晶体管TC12的源极连接所述第二栅极信号输出端，第十二晶体管TC12的栅极连接第二扫描顺序控制信号输入端、第十二晶体管TC12的漏极连接所述复位信号输出端。优选的，所述时钟信号控制单元包括:第十三晶体管TC13、第十四晶体管TC14、第十五晶体管TC15、第十六晶体管TC16 ；其中:第十三晶体管TC13的源极连接所述第一时钟信号输入端，第十三晶体管TC13的栅极连接第一扫描顺序控制信号输入端、第十三晶体管TC13的漏极连接第一控制电路和第二控制电路；第十四晶体管TC14的源极连接所述第一时钟信号输入端，第十四晶体管TC14的栅极连接第二扫描顺序控制信号输入端、第十四晶体管TC14的漏极连接第一控制电路和第二控制电路；第十五晶体管TC15的源极连接所述第二时钟信号输入端，第十五晶体管TC15的栅极连接第一扫描顺序控制信号输入端、第十五晶体管TC15的漏极连接第一控制电路和第二控制电路；第十六晶体管TC16的源极连接所述第二时钟信号输入端，第十六晶体管TC16的栅极连接第二扫描顺序控制信号输入端、第十六晶体管TC16的漏极连接第一控制电路和第二控制电路。
`
优选的，所述第一控制电路包括:缓存单元、充电单元、上拉单元、进位信号生成单元、下拉单元、放电单元和保持单元，其中:缓存单元包括晶体管TA4，晶体管TA4的源极和栅极，与扫描顺序控制电路中的第一晶体管TCl的漏极和第四晶体管TC4的漏极链接，晶体管TA4的漏极与上拉节点连接；充电单元包括电容器CA6，电容器CA6的第一端连接上拉节点，电容器CA6的第二端与第一栅极信号输出端连接；上拉单元包括晶体管TAl，晶体管TAl的源极与扫描顺序控制电路中的第十三晶体管TC13的漏极和第十六晶体管TC16的漏极连接，晶体管TAl的栅极连接电容器CA6的第一端，晶体管TAl的漏极连接第一栅极信号输出端；进位信号生成单元包括晶体管TA15和电容器CA7，其中，晶体管TA15的源极分别与扫描顺序控制电路中的第十三晶体管TC13的漏极和第十六晶体管TC16的漏极连接，晶体管TA15的栅极分别与电容器CA7的第一端、上拉节点I3U连接，晶体管TA15的漏极分别与电容器CA7的第二端、扫描顺序控制电路中的第三晶体管TC3的源极和第八晶体管TC8的源极连接；下拉单元包括晶体管TA2和晶体管TA9，其中，晶体管TA2的源极与第一栅极信号输出端连接，晶体管TA9的源极与上拉结点连接，晶体管TA2的栅极和晶体管TA9的栅极，分别与扫描顺序控制电路中的第五晶体管TC5的漏极和第十晶体管TClO的漏极连接，晶体管TA2的漏极和晶体管TA9的漏极，与电源电压输入端连接；
放电单元包括晶体管TA6，晶体管TA6的源极与上拉节点I3U连接，晶体管TA6的栅极与帧复位信号输入端连接，晶体管TA6的漏极与电源电压输入端连接；保持单元包括晶体管TA3、晶体管TA5、晶体管TA7、晶体管TA8、晶体管TA10、晶体管TAl1、晶体管TA12、晶体管TA13以及电容器CA8、电容器CA9，其中，晶体管TAlI的源极分别与扫描顺序控制电路中的第一晶体管TCl的漏极和第4晶体管TC4的漏极链接，晶体管TAll和晶体管TA5的栅极，与扫描顺序控制电路中的第十四晶体管TC14的漏极和第十五晶体管TC15的漏极连接，晶体管TAll的漏极分别与晶体管TAlO的源极、上拉节点I3U连接，晶体管TAlO的栅极与晶体管TA12的源极和栅极、电容器CA8的第一端、晶体管TA7的源极，一同连接至扫描顺序控制电路中的第十三晶体管TC13的漏极和第十六晶体管TC16的漏极，晶体管TAlO的漏极，与晶体管TA5的源极、晶体管TA13的栅极、晶体管TA8的栅极、晶体管TA3的源极，一同连接至电容器CA6的第二端以及第一栅极信号输出端，晶体管TA5的漏极，与晶体管TA13的漏极、晶体管TA8的漏极、晶体管TA3的漏极，一同连接至电源电压输入端，晶体管TA12的漏极分别与晶体管TA7的栅极、晶体管TA13的源极、电容器CA8的第二端、电容器CA9的第一端连接，晶体管TA7的漏极、电容器CA9的第二端、晶体管TA8的源极、晶体管TA3的栅极连接 于下拉节点H)。优选的，所述第二控制电路包括:缓存单元、充电单元、上拉单元、进位信号生成单元、下拉单元、放电单元和保持单元，其中:缓存单元包括晶体管TB4，晶体管TB4的源极和栅极，与扫描顺序控制电路中的第二晶体管TC2的漏极和第三晶体管TC3的漏极链接，晶体管TB4的漏极与上拉节点连接；充电单元包括电容器CB6，电容器CB6的第一端连接上拉节点，电容器CB6的第二端与第二栅极信号输出端连接；上拉单元包括晶体管TBl，晶体管TBl的源极与扫描顺序控制电路中的第十四晶体管TC14的漏极和第十五晶体管TC15的漏极连接，晶体管TBl的栅极连接电容器CB6的第一端，晶体管TBl的漏极连接第二栅极信号输出端；进位信号生成单元包括晶体管TB15和电容器CB7，其中，晶体管TB15的源极分别与扫描顺序控制电路中的第十四晶体管TC14的漏极和第十五晶体管TC15的漏极连接，晶体管TB15的栅极分别与电容器CB7的第一端、上拉节点I3U连接，晶体管TB15的漏极分别与电容器CB7的第二端、扫描顺序控制电路中的第四晶体管TC4的源极和第七晶体管TC7的源极连接；下拉单元包括晶体管TB2和晶体管TB9，其中，晶体管TB2的源极与第二栅极信号输出端连接，晶体管TB9的源极与上拉节点连接，晶体管TB2和晶体管TB9的栅极，分别与扫描顺序控制电路中的第六晶体管TC6的漏极和第九晶体管TC9的漏极连接，晶体管TB2的漏极和晶体管TB9的漏极，与电源电压输入端连接；放电单元包括晶体管TB6,晶体管TB6的源极与上拉节点PU连接，晶体管TB6的栅极与帧复位信号输入端连接，晶体管TB6的漏极与电源电压输入端连接；保持单元包括晶体管TB3、晶体管TB5、晶体管TB7、晶体管TB8、晶体管TB10、晶体管TB 11、晶体管TB 12、晶体管TB 13以及电容器CB8、电容器CB9，其中，晶体管TB 11的源极分别与扫描顺序控制电路中的第二晶体管TC2的漏极和第三晶体管TC3的漏极链接，晶体管TBll和晶体管TB5的栅极，与扫描顺序控制电路中的第十三晶体管TC13的漏极和第十六晶体管TC16的漏极连接，晶体管TBll的漏极分别与晶体管TBlO的源极、上拉节点I3U连接，晶体管TBlO的栅极与晶体管TB12的源极和栅极、电容器CB8的第一端、晶体管TB7的源极，一同连接至扫描顺序控制电路中的第十四晶体管TC14的漏极和第十五晶体管TC15的漏极，晶体管TBlO的漏极，与晶体管TB5的源极、晶体管TB13的栅极、晶体管TB8的栅极、晶体管TB3的源极，一同连接至电容器CB6的第二端以及第二栅极信号输出端，晶体管TB5的漏极，与晶体管TB13的漏极、晶体管TB8的漏极、晶体管TB3的漏极，一同连接至电源电压输入端，晶体管TB12的漏极分别与晶体管TB7的栅极、晶体管TB13的源极、电容器CB8的第二端、电容器CB9的第一端连接，晶体管TB7的漏极、电容器CB9的第二端、晶体管TB8的源极、晶体管TB3的栅极连接于下拉节点H)。本发明实施例还提供了一种栅极驱动单元，包括多个级联的、上述本发明实施例提供的移位寄存器单兀；除第一级移位寄存器的设置信号输入端连接时钟生成单元外，其他每一级移位寄存器的设置信号输入端连接上一级移位寄存器的进位信号输出端；除最后一级移位寄存器的复位信号输入端连接时钟生成单元外，其他每一级移位寄存器的复位信号输入端连接下一级移位寄存器的复位信号输出端。本发明实施例还提供了一种显示装置，包括上述本发明实施例提供的栅极驱动单元;还包括:时序控制器，用于生成级扫描顺序控制信号；电压生成单元，用于生成栅极导通电压和栅极截止电压；时钟生成单元，用于基于所述级扫描顺序控制信号，以及栅极导通电压和栅极截止电压，生成第一扫描顺序控制信号和第二扫描顺序控制信号。优选的，当所述级扫描顺序控制信号为高电平时，第一扫描顺序控制信号为栅极导通电压，第二扫描顺序控制信号为栅极截止电压；当所述级扫描顺序控制信号为低电平时，第一扫描顺序控制信号为栅极截止电压，第二扫描顺序控制信号为栅极导通电压。从以上所述可以看出，本发明提供的移位寄存器、栅极驱动单元与显示装置，通过在移位寄存器单元中设置扫描顺序控制电路、第一控制电路和第二控制电路，其中，扫描顺序控制电路，用于根据接收的第一扫描顺序控制信号和第二扫描顺序控制信号，控制第一栅极信号和第二栅极信号的输出顺序，从而可设定栅极驱动单元的扫描顺序，解决了现有技术中所存在的Vertical mura问题，提高了显示装置的显示画质。
图1为本发明实施例提供的显示装置结构示意图；图2为本发明实施例提供的时钟生成单元700生成扫描顺序控制信号示意图；图3为本发明实施例提供的栅极驱动单元结构示意图；图4为本发明实施例提供的移位寄存器结构示意图；图5为本发明实施例提供的扫 描顺序控制电路ST(j)_C结构示意图一；图6为本发明实施例提供的第一控制电路ST(j)_A结构示意图7为本发明实施例提供的第二控制电路ST(j)_B结构示意图；图8为本发明实施例提供的栅极驱动单元信号时序图一；图9为本发明实施例提供的栅极驱动单元信号时序图二 ；图10为本发明实施例提供的栅极驱动单元实现顺时扫描示意图；图11为本发明实施例提供的栅极驱动单元实现逆时扫描示意图。
具体实施例方式为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。本发明实施例提供了一种显示装置，如附图1所示，该装置具体可以包括时序控制器100、灰阶电压产生器200、源极驱动单元300、栅极驱动单元400、液晶面板500、电压生成单元600、时钟生成单元700。液晶面板500被·划分成显示图像的显示区域DA和非显示区域PA。显示区域DA的像素排列是η行m列，由于采用了 Dual gate技术，DA包括多条栅极线Gl到G2n，多条数据线Dl到Dm/2和n*m个像素PX，各像素分别被形成在栅极线Gl到G2n和数据线Dl到Dm/2之间的交叉处上，并且显示图像。栅极线Gl到G2n在行方向上延伸，并且彼此平行或基本上平行。数据线Dl到Dm/2在列方向上延伸，并且彼此平行或基本上平行。时序控制器100可用于从外部图形控制器(附图1未示出)接收输入图像信号(例如R、G、B)和用于控制输入图像信号显示的输入控制信号。本发明实施例中，输入控制信号具体可以包括垂直同步信号Vsync、水平同步信号Hsync、主时钟信号MCLK和数据使能信号DE等。时序控制器100还可用于基于输入图像信号和输入控制信号，生成数据控制信号CONTl，并且将数据控制信号CONTl和图像数据DATA发送到源极驱动单元300。此外，时序控制器100还可用于为时钟生成单元700提供第一时钟生成控制信号0E、第二时钟生成控制信号CPV、帧扫描开始信号STV和级扫描顺序控制信号Frame。灰阶电压产生器200可用于输出源极驱动单元300所需的gamma基准电压。源极驱动单元300可用于向数据线Dl到Dm/2中的每一条提供对应于图像数据DATA的图像数据电压。数据控制信号CONTl包括用于启动源极驱动单元300操作的水平开始信号和用于控制数据电压极性和输出的负载信号。
电压生成单元600可用于生成IXD操作所需的电压，例如栅极导通电压Vgon、栅极关断电压Vgoff (即输入移位寄存器的电源电压)等。电压生成单元600向时钟生成单元700提供栅极导通电压Vgon和栅极关断电压Vgoff,并且向栅极驱动单元400提供栅极关断电压Vgoff。时钟生成单元700可用于响应于第一时钟生成控制信号0E、第二时钟生成控制信号CPV和巾贞扫描开始信号STV,并基于栅极导通电压Vgon和栅极关断电压Vgoff生成第一时钟信号CKV和第二时钟信号CKVB，并且输出第一时钟信号CKV和第二时钟信号CKVB。此外，时钟生成单元700还可将帧扫描开始信号STV转换成扫描开始信号STVP，并且向栅极驱动单元400提供扫描开始信号STVP。扫描开始信号STVP是通过增加帧扫描开始信号STV的幅度而获得的信号。第一时钟信号CKV和第二时钟信号CKVB在栅极导通电压Vgon和栅极关断电压Vgoff之间摆动，并且具有相反的相位。后续，将结合附图进一步详细描述第一时钟信号CKV和第二时钟信号CKVB。图2是时钟生成单元700生成扫描顺序控制信号示意图。其中扫描实现控制信号逻辑对应表如表I所示:表I
权利要求
1.一种移位寄存器单元，其特征在于，包括扫描顺序控制电路、第一控制电路和第二控制电路；其中: 扫描顺序控制电路，分别与第一扫描顺序控制信号输入端、第二扫描顺序控制信号输入端、第一时钟信号输入端、第二时钟信号输入端、设置信号输入端、复位信号输入端、第一栅极信号输出端、第二栅极信号输出端、进位信号输出端、复位信号输出端连接，用于根据接收的第一扫描顺序控制信号和第二扫描顺序控制信号，控制第一栅极信号和第二栅极信号的输出顺序； 第一控制电路，用于根据所述扫描顺序控制电路输入的控制信号，进行第一栅极信号输出和复位，所述第一控制电路分别与巾贞复位信号输入端、电源电压输入端、第一栅极信号输出端以及所述扫描顺序控制电路连接； 第二控制电路，用于根据所述扫描顺序控制电路输入的控制信号，进行第二栅极信号输出和复位，所述第二控制电路分别与巾贞复位信号输入端、电源电压输入端、第二栅极信号输出端以及所述扫描顺序控制电路连接。
2.如权利要求1所述的移位寄存器单元，其特征在于，所述扫描顺序控制电路包括: 第一控制单元，用于向所述第一控制电路输入第一子设置信号、第一子复位信号，以及接收所述第一控制电路输入的第一子进位信号，所述第一控制单元分别与第一扫描顺序控制信号输入端、设置信号输入端、复位信号输入端、第一栅极信号输出端、进位信号输出端、复位信号输出端连接； 第二控制单元，用于向所述第二控制电路输入第二子设置信号、第二子复位信号，以及接收所述第二控制电路输入的第二子进位信号，所述第二控制单元分别与第二扫描顺序控制信号输入端、设 置信号输入端、复位信号输入端、第二栅极信号输出端、进位信号输出端、复位信号输出端连接； 时钟信号控制单元，用于向所述第一控制电路或第二控制电路，输入第一时钟子信号和第二时钟子信号，所述时钟信号控制单元分别与所述第一扫描顺序控制信号输入端、第二扫描顺序控制信号输入端、第一时钟信号输入端、第二时钟信号输入端连接。
3.如权利要求2所述的移位寄存器单元，其特征在于，所述第一控制单元包括: 第一晶体管TC1、第三晶体管TC3、第五晶体管TC5、第七晶体管TC7、第九晶体管TC9、第i^一晶体管TCII;其中: 第一晶体管TCl的源极连接所述设置信号输入端，第一晶体管TCl的栅极连接所述第一扫描顺序控制信号输入端、第一晶体管TCl的漏极连接所述第一控制电路； 第三晶体管TC3的源极连接所述第一控制电路，第三晶体管TC3的栅极连接所述第一扫描顺序控制信号输入端、第三晶体管TC3的漏极连接所述第二控制电路； 第五晶体管TC5的源极连接所述第二栅极信号输出端，第五晶体管TC5的栅极连接第一扫描顺序控制信号输入端、第五晶体管TC5的漏极连接所述第一控制电路； 第七晶体管TC7的源极连接所述第二控制电路，第七晶体管TC7的栅极连接第一扫描顺序控制信号输入端、第七晶体管TC7的漏极连接所述进位信号输出端； 第九晶体管TC9的源极连接所述复位信号输入端，第九晶体管TC9的栅极连接第一扫描顺序控制信号输入端、第九晶体管TC9的漏极连接所述第二控制电路； 第十一晶体管TCll的源极连接所述第一栅极信号输出端，第十一晶体管TCll的栅极连接第一扫描顺序控制信号输入端、第十一晶体管TCll的漏极连接所述复位信号输出端。
4.如权利要求3所述的移位寄存器单元，其特征在于，所述第二控制单元包括:第二晶体管TC2、第四晶体管TC4、第六晶体管TC6、第八晶体管TC8、第十晶体管TC10、第十二晶体管TC12;其中: 第二晶体管TC2的源极连接所述设置信号输入端，第二晶体管TC2的栅极连接第二扫描顺序控制信号输入端、第二晶体管TC2的漏极连接所述第二控制电路； 第四晶体管TC4的源极连接所述第二控制电路，第四晶体管TC4的栅极连接第二扫描顺序控制信号输入端、第四晶体管TC4的漏极连接所述第一控制电路； 第六晶体管TC6的源极连接所述第一栅极信号输出端，第六晶体管TC6的栅极连接第二扫描顺序控制信号输入端、第六晶体管TC6的漏极连接所述第二控制电路； 第八晶体管TC8的源极连接所述第一控制电路，第八晶体管TC8的栅极连接第二扫描顺序控制信号输入端、第八晶体管TC8的漏极连接所述进位信号输出端； 第十晶体管TClO的源极连接所述复位信号输入端，第十晶体管TClO的栅极连接第二扫描顺序控制信号输入端、第十晶体管TClO的漏极连接所述第一控制电路；第十二晶体管TC12的源极连接所述第二栅极信号输出端，第十二晶体管TC12的栅极连接第二扫描顺序控制信号输入端、第十二晶体管TC12的漏极连接所述复位信号输出端。
5.如权利要求4所述的移位寄存器单元，其特征在于，所述时钟信号控制单元包括: 第十三晶体管TC13、第·十四晶体管TC14、第十五晶体管TC15、第十六晶体管TC16 ;其中: 第十三晶体管TC13的源极连接所述第一时钟信号输入端，第十三晶体管TC13的栅极连接第一扫描顺序控制信号输入端、第十三晶体管TC13的漏极连接第一控制电路和第二控制电路； 第十四晶体管TC14的源极连接所述第一时钟信号输入端，第十四晶体管TC14的栅极连接第二扫描顺序控制信号输入端、第十四晶体管TC14的漏极连接第一控制电路和第二控制电路； 第十五晶体管TC15的源极连接所述第二时钟信号输入端，第十五晶体管TC15的栅极连接第一扫描顺序控制信号输入端、第十五晶体管TC15的漏极连接第一控制电路和第二控制电路； 第十六晶体管TC16的源极连接所述第二时钟信号输入端，第十六晶体管TC16的栅极连接第二扫描顺序控制信号输入端、第十六晶体管TC16的漏极连接第一控制电路和第二控制电路。
6.如权利要求5所述的移位寄存器，其特征在于，所述第一控制电路包括:缓存单元、充电单元、上拉单元、进位信号生成单元、下拉单元、放电单元和保持单元，其中: 缓存单元包括晶体管TA4，晶体管TA4的源极和栅极，与扫描顺序控制电路中的第一晶体管TCl的漏极和第四晶体管TC4的漏极链接，晶体管TA4的漏极与上拉节点连接； 充电单元包括电容器CA6，电容器CA6的第一端连接上拉节点，电容器CA6的第二端与第一栅极信号输出端连接；上拉单元包括晶体管TAl，晶体管TAl的源极与扫描顺序控制电路中的第十三晶体管TC13的漏极和第十六晶体管TC16的漏极连接，晶体管TAl的栅极连接电容器CA6的第一端，晶体管TAl的漏极连接第一栅极信号输出端； 进位信号生成单元包括晶体管TA15和电容器CA7，其中，晶体管TA15的源极分别与扫描顺序控制电路中的第十三晶体管TC13的漏极和第十六晶体管TC16的漏极连接，晶体管TA15的栅极分别与电容器CA7的第一端、上拉节点I3U连接，晶体管TA15的漏极分别与电容器CA7的第二端、扫描顺序控制电路中的第三晶体管TC3的源极和第八晶体管TC8的源极连接； 下拉单元包括晶体管TA2和晶体管TA9，其中，晶体管TA2的源极与第一栅极信号输出端连接，晶体管TA9的源极与上拉结点连接，晶体管TA2的栅极和晶体管TA9的栅极，分别与扫描顺序控制电路中的第五晶体管TC5的漏极和第十晶体管TClO的漏极连接，晶体管TA2的漏极和晶体管TA9的漏极，与电源电压输入端连接； 放电单元包括晶体管TA6,晶体管TA6的源极与上拉节点PU连接，晶体管TA6的栅极与帧复位信号输入端连接，晶体管TA6的漏极与电源电压输入端连接； 保持单元包括晶体管TA3、晶体管TA5、晶体管TA7、晶体管TA8、晶体管TA10、晶体管TAl1、晶体管TA12、晶体管TA13以及电容器CA8、电容器CA9，其中，晶体管TAll的源极分别与扫描顺序控制电路中的第一晶体管TCl的漏极和第4晶体管TC4的漏极链接，晶体管TAll和晶体管TA5的栅极，与扫描顺序控制电路中的第十四晶体管TC14的漏极和第十五晶体管TC15的漏极连接，晶体管TAll的漏极分别与晶体管TAlO的源极、上拉节点I3U连接，晶体管TAlO的栅极与晶体管TA12的源极和栅极、电容器CA8的第一端、晶体管TA7的源极，一同连接至扫描顺序控制电路中的第十三晶体管TC13的漏极和第十六晶体管TC16的漏极，晶体管TAlO的漏极，与晶体管TA5的源极、晶体管TA13的栅极、晶体管TA8的栅极、晶体管TA3的源极，一同连接至电容器CA6的第二端以及第一栅极信号输出端，晶体管TA5的漏极，与晶体管TA13的漏极、晶体管TA8的漏极、晶体管TA3的漏极，一同连接至电源电压输入端，晶体管TA12的漏极分别与晶体管TA7的栅极、晶体管TA13的源极、电容器CA8的第二端、电容器CA9的第一端连接，晶体管TA7的漏极、电容器CA9的第二端、晶体管TA8的源极、晶体管TA3的栅极连接于下拉节点H)。
7.如权利要求5所述的移位寄存器，其特征在于，所述第二控制电路包括:缓存单元、充电单元、上拉单元、进位信号生成单元、下拉单元、放电单元和保持单元，其中: 缓存单元包括晶体管TB4，晶体管TB4的源极和栅极，与扫描顺序控制电路中的第二晶体管TC2的漏极和第三晶体管TC3的漏极链接，晶体管TB4的漏极与上拉节点连接； 充电单元包括电容器CB6，电容器CB6的第一端连接上拉节点，电容器CB6的第二端与第二栅极信号输出端连接； 上拉单元包括晶体管TBl，晶体管TBl的源极与扫描顺序控制电路中的第十四晶体管TC14的漏极和第十五晶体管TC15的漏极连接，晶体管TBl的栅极连接电容器CB6的第一端，晶体管TBl的漏极连接第二栅极信号输出端； 进位信号生成单元包括晶体管TB15和电容器CB7，其中，晶体管TB15的源极分别与扫描顺序控制电路中的第十四晶体管TC14的漏极和第十五晶体管TC15的漏极连接，晶体管TB15的栅极分别与电容器CB7的第一端、上拉节点I3U连接，晶体管TB15的漏极分别与电容器CB7的第二端、扫 描顺序控制电路中的第四晶体管TC4的源极和第七晶体管TC7的源极连接；下拉单元包括晶体管TB2和晶体管TB9，其中，晶体管TB2的源极与第二栅极信号输出端连接，晶体管TB9的源极与上拉节点连接，晶体管TB2和晶体管TB9的栅极，分别与扫描顺序控制电路中的第六晶体管TC6的漏极和第九晶体管TC9的漏极连接，晶体管TB2的漏极和晶体管TB9的漏极，与电源电压输入端连接； 放电单元包括晶体管TB6，晶体管TB6的源极与上拉节点I3U连接，晶体管TB6的栅极与帧复位信号输入端连接，晶体管TB6的漏极与电源电压输入端连接； 保持单元包括晶体管TB3、晶体管TB5、晶体管TB7、晶体管TB8、晶体管TB10、晶体管TBl1、晶体管TB12、晶体管TB13以及电容器CB8、电容器CB9，其中，晶体管TBll的源极分别与扫描顺序控制电路中的第二晶体管TC2的漏极和第三晶体管TC3的漏极链接，晶体管TBll和晶体管TB5的栅极，与扫描顺序控制电路中的第十三晶体管TC13的漏极和第十六晶体管TC16的漏极连接，晶体管TBll的漏极分别与晶体管TBlO的源极、上拉节点I3U连接，晶体管TBlO的栅极与晶体管TB12的源极和栅极、电容器CB8的第一端、晶体管TB7的源极，一同连接至扫描顺序控制电路中的第十四晶体管TC14的漏极和第十五晶体管TC15的漏极，晶体管TBlO的漏极，与晶体管TB5的源极、晶体管TB13的栅极、晶体管TB8的栅极、晶体管TB3的源极，一同连接至电容器CB6的第二端以及第二栅极信号输出端，晶体管TB5的漏极，与晶体管TB13的漏极、晶体管TB8的漏极、晶体管TB3的漏极，一同连接至电源电压输入端，晶体管T B12的漏极分别与晶体管TB7的栅极、晶体管TB13的源极、电容器CB8的第二端、电容器CB9的第一端连接，晶体管TB7的漏极、电容器CB9的第二端、晶体管TB8的源极、晶体管TB3的栅极连接于下拉节点H)。
8.一种栅极驱动单元，其特征在于，包括多个级联的、所述权利要求1至7任一项所述的移位寄存器单元； 除第一级移位寄存器的设置信号输入端连接时钟生成单元外，其他每一级移位寄存器的设置信号输入端连接上一级移位寄存器的进位信号输出端； 除最后一级移位寄存器的复位信号输入端连接时钟生成单元外，其他每一级移位寄存器的复位信号输入端连接下一级移位寄存器的复位信号输出端。
9.一种显示装置，其特征在于，包括如权利要求8所述的栅极驱动单元； 还包括: 时序控制器，用于生成级扫描顺序控制信号； 电压生成单元，用于生成栅极导通电压和栅极截止电压； 时钟生成单元，用于基于所述级扫描顺序控制信号，以及栅极导通电压和栅极截止电压，生成第一扫描顺序控制信号和第二扫描顺序控制信号。
10.如权利要求9所述的显示装置，其特征在于，当所述级扫描顺序控制信号为高电平时，第一扫描顺序控制信号为栅极导通电压，第二扫描顺序控制信号为栅极截止电压； 当所述级扫描顺序控制信号为低电平时，第一扫描顺序控制信号为栅极截止电压，第二扫描顺序控制信号为栅极导通电压。
全文摘要
本发明提供了一种移位寄存器、栅极驱动单元与显示装置，通过在移位寄存器单元中设置扫描顺序控制电路、第一控制电路和第二控制电路，其中，扫描顺序控制电路，用于根据接收的第一扫描顺序控制信号和第二扫描顺序控制信号，控制第一栅极信号和第二栅极信号的输出顺序，从而可设定栅极驱动单元的扫描顺序，解决了现有技术中所存在的Vertical mura问题，提高了显示装置的显示画质。
文档编号G11C19/28GK103236248SQ20131017846
公开日2013年8月7日 申请日期2013年5月14日 优先权日2013年5月14日
发明者何剑 申请人:合肥京东方光电科技有限公司, 京东方科技集团股份有限公司