专利名称：用于启动锁相环的多个单元的装置和方法
技术领域：
本发明涉及无线电通信收发信机，具体涉及在无线电通信收发信机中用于启动锁相环的多个单元的装置和方法。
图1示例出常规无线电通信收发信机100(下文称为“收发信机”)的方框图。收发信机100使移动或便携用户单元能与基站(未示出)例如利用无线电通信系统(未示出)中的射频(RF)信道进行通信。该基站再提供与陆上电话系统(未示出)和其它用户单元通信。具有收发信机100的用户单元的一个例子是蜂窝无线电话机。
图1的收发信机100一般包括一个天线101、一个双工滤波器102、一个接收器103、一个发送器105、一个基准频率信号源107、一个接收(Rx)锁相环(PLL)频率合成器108、一个发送(Tx)PLL频率合成器109、一个处理器110、一个信息源106和一个信息接收器104。
下面叙述收发信机100中各方框互连及其操作。从基站来的RF信号119由天线101接收，由双工滤波器102滤波，在线111上产生RF接收信号。双工滤波器102提供频率选择，分离开线111上的RF接收信号和线113上的RF发送信号。接收器103被连接，用于接收线111上的RF接收信号和在工作时在线112上产生的接收基站信号，用于该信息接收器104。基准频率信号源107在线115上提供基准频率信号。RxPLL频率合成器108被连接，用于接收线115上的基准频率信号和数据总线118上的信息，而且在工作时在线116上产生接收调谐信号来调谐接收器103到特定的RF信道。同样地，TxPLL频率合成器109被连接，用于接收线115上的该基准频率信号和数据总线118上的信息，而且在工作时在线117上产生收发信机调谐信号调谐该发送器105到特定的RF信道。处理器110经过数据总线118控制RxPLL频率合成器108、TxPLL频率合成器109、接收器103和发送器105的工作。信息源106在线114上产生基带发送信号。发送器105被连接，用于接收线114上的基带发送信号，而且在工作时在线113上产生RF发送信号。双工滤波器102对线113上的RF发送信号滤波，以作为RF信号120由天线101发射出去。
蜂窝无线电话系统中的RF信道例如包括话音和信令信道，用于发送和接收(在下面称为“收发”)基站和用户单元之间的信息。该话音信道分配用于收发话音信息。信令信道也称为控制信道，分配用于收发数据和信令信息。就是通过这些信令信道，该用户单元接入该蜂窝无线电话系统和被指定一条话音信道进一步与陆上电话系统通信。在能够收发信令信道上的宽带数据的蜂窝无线电话系统中，信令信道的频率间隔是话音信道频率间隔的一个倍数。
在一些蜂窝无线电话系统中，收发信机100和该基站在该信令信道上断续地收发它们之间的信息。这样的系统使用例如交错数据信令方法来同步断续信息。在这类系统中，在收发信机100调谐到该信令信道的整个时间期间，保持收发信机100完全被供电，在没有收到信息时不必要地消耗收发信机的电池。鉴此，当该收发信机不收发信息时，该收发信机部分可不被供电以延长电池寿命。而且，当信号质量足够好而无需再接收相同信息时，收发信机100的部分可不供电以延长电池寿命。在其接收工作期间断续地被供电和不供电，即启动和禁止该接收机100称为“断续的接收(DRX)工作模式”。在DRX工作模式中，快速地启动和禁止收发信机100的部分增加了电池寿命。
图2示例表示在图1收发信机100中使用的常规锁相环(PLL)频率合成器的方框图。图2的PLL频率合成器的一般结构对于RxPLL频率合成器108和TxPLL频率合成器109二者是相同的。
图2的PLL频率合成器108或109一般包括用于讨论目的的一个基准分频器201和一个PLL 212。PLL 212一般包括一个相位检测器202、一个环路滤波器203、一个压控振荡器204和一个环路分频器205。基准分频器201接收线115上的基准频率。
下面叙述图2的PLL频率合成器108或109方框的互连。基准分频器201被连接，用于接收线115和数据总线118上的基准信号，在工作时在线206上产生分频的基准频率信号。相位检测器202被连接，用于接收线206上的分频的基准频率信号和在线209上的反馈信号，在工作时在线207上产生相位误差信号。环路滤波器203被连接，用于接收该相位误差信号，而且在工作时在线208上产生滤波的信号。压控振荡器204被连接，用于接收线208上的该滤波的信号，而且在工作时在线116或117上产生输出频率信号。环路分频器205被连接，用于接收线116或117上的输出频率信号，而且在工作时在线209上产生该反馈信号。环路分频器205和基准分频器201被连接，用于接收数据总线118上的编程信息。
下面叙述图2的PLL频率合成器108或109的工作。PLL212是用以在线116或117产生输出频率信号的一个电路，该信号与线115上的该基准频率信号同步。当线116或117上的输出频率信号的频率与线115上的基准频率信号的频率具有预定的频率关系时，线116或117上的该输出频率信号同步到或“锁定”到线115上的基准频率信号。在锁定的情况下，PLL 212典型地提供线115上的基准频率信号与线116或117上的输出频率信号之间的恒定相位差。该恒定的相位差可认为是任何需要的值，包括零。如果这些信号所需的相位差偏离了，即例如由于线115上的基准频率信号的频率或者经过数据总线118该PLL的可编程参数偏差，在线207上出现相位差，该PLL调节线路116或117上的输出频率信号的频率迫使线路207上的相位误差到该恒定相位差的值。
在PLL频率合成器被禁止一个期间后再启动时，如在DRX模式中出现的，则存在一个问题。理想情况，假定在整个禁止/再启动序列中，到该VCO的在频率控制线上的电压保持一个恒定值。即使这样，当VCO再启动时它的频率可能暂时地与它刚被禁止之前的频率不同。这个暂时的差别持续直到所要求的VCO为止而且其偏置电路是稳定的。VCO典型地对电源噪声和假信号非常敏感，因此经常采用一个超级滤波器或者在其供电连接方面相当能力的滤波。VCO偏置情况设定其稳定状态值可能需要大量的时间。在这个时间期间，该PLL检测相位及频率误差并且驱动该控制线校正该误差。这个校正将导致VCO使其预禁止的频率过冲，即使在VCO偏置情况达到稳定状态之后。得到的过冲需要时间进行调整，而且环路查看比如果误差校正已避免需要更多的时间。
现有技术提供的一个解决方案是在禁止该PLL的其余部分时保持PLL的VCO部分连续地启动使在DRX模式中的再锁定时间最少。但是，这个方案的缺点是VCO吸收大部分的PLL电流而且在DRX模式中电流的节省减少了。
现有技术提供的另一个解决方案是不连续地操作该VCO。但是，这个方案的缺点是VCO超级滤波器的有限接通时间和/或偏置电流在该PLL的接通恢复方案中被忽略了。此外，这个方案导致电流噪声和假信号被耦合到该PLL的输出。
据此，现在需要一种启动锁相环的多个单元的装置和方法，为该锁相环产生快速锁定时间。
图1示出常规无线通信收发信机的方框图。
图2示出在图1的无线通信收发信机中使用的常规锁相环频率合成器的方框图。
图3示出根据本发明在图1的无线电通信收发信机中使用的锁相环的方框图。
图4示出根据本发明代表输出频率信号与时间关系的第一曲线，和代表输出电压信号与时间关系的第二曲线，每个信号表示在图3的锁相环中。
图5表示叙述启动图3的锁相环单元的步骤的流程图。
利用本发明的启动锁相环(PLL)的多个单元的装置和方法基本上满足了前述的需要。根据本发明，该PLL包括多个单元。每个单元响应于控制信号，能够被启动和禁止。每个单元产生一个输出信号。每个单元具有由第一时间和第二时间之间的时间差确定的响应时间，在第一时间该单元被启动，而第二时间在第一时间之后出现，在该时间该单元的输出信号达到稳定状态。具有第一响应时间的多个单元的第一单元响应第一控制信号在第一时间被启动。具有比第一响应时间少的第二响应时间的多个单元的第二单元响应第一响应时间和第二控制信号被启动。本发明为PLL有利地提供快速锁定时间。
参照图3—5更完整地叙述本发明，其中图3示出根据本发明在图1的无线通信收发信机中使用的锁相环的方框图。PLL 300的一般结构和工作情况除了附加的控制器301之外类似于图2的常规PLL 212。按制器301被连接，用于接收数据总线118上的PLL状态控制信号，而且在工作时在线302上产生第一控制信号和在线303上产生第二控制信号。该控制器301响应线302上的第一控制信号，在第一时间启动具有第一响应时间的多个单元的第一单元，和响应第一响应时间及第二控制信号启动多个单元的第二单元，该第二单元具有小于第一响应时间的第二响应时间。
根据本发明的优选实施例，多个单元的第一单元是一个压控振荡器。
根据本发明的优选实施例，多个单元的第二单元是一个环路分频器。可替换地，多个单元的第二单元可以是相位检测器205或环路滤波器203。
根据本发明的优选实施例该第一响应时间是固定的。另一个方案，第一响应时间也可以是可变的。控制器301被连接，用于接收线304上的第一响应时间的指示，而且响应第一响应时间的指示工作以控制在线303上的第二控制信号。
图4示出代表输出频率信号116和117与时间关系的第一曲线400和代表环路滤波器输出电压信号208与时间关系的第二曲线401。曲线403和405代表PLL 212启动时现有技术的响应曲线。曲线402和404代表根据本发明利用控制信号302和303启动时PLL300的响应曲线。曲线400示出VCO 204的输出频率信号116或117与时间的关系。第二曲线401代表环路滤波器203的线路208上的输出电压信号与时间的关系。时间轴包括第一曲线400和第二曲线401之间对应的时间t1—t4。
在时间t1，PLL 212和PLL 300都被禁止。输出频率信号116或117跟随着曲线406，而VCO输出频率信号116或117的频率随着时间增加而减少，直到频率达到t1与t2之间的零。对于PLL 212和PLL 300来讲曲线406是相同的，因为在时间t1这两个PLL中该VCO 204都被禁止。在时间t1与t2之间，环路滤波器输出电压208由环路滤波器203的电容保持恒定，如由时间t1与t2之间的曲线404所指出的。
在时间t2开始的曲线402和403的产生如下。为了产生曲线403，根据现有技术在时间t2PLL频率合成器300被启动。现有技术在相同时间使环路分频器205、VCO 204、环路滤波器203和相位检测器202启动。相位检测器202接近瞬时地在时间t2检测输出频率信号204的频率低于相应于曲线407的频率。如第二曲线图401中的曲线405所示的相位误差信号207被产生以便尝试校正输出频率信号204的频率。结果是输出频率信号的频率将跟踪着曲线403，它过冲了曲线407所示的频率。存在过冲是因为对输出频率信号204的慢响应时间的PLL过补偿的校正作用。使用现有技术的方法输出频率信号204的频率跟随着曲线403，在时间t4之前不降到其最终值。
新颖的PLL 300在时间t2以控制信号302只启动VCO 204。控制信号303使PLL 300的其它单元保持禁止。在新颖的PLL 300中，相位检测器202在线207上不产生相位误差信号，如曲线图401中的曲线404所示的那样。结果是输出频率信号204的频率跟随着图400中的曲线402。在新颖的PLL 300中，曲线402不过冲，而且大约在t3达到其最终频率值，相应于曲线407的相同频率值。在新颖的PLL 300中，在t3该PLL 300的其它单元被启动。该相位检测器不产生大的相位误差信号207，而且输出频率信号204的频率在时间t3之后的很短时间内稳定。相反地，现有技术PLL 212要求直到时间t4稳定其输出频率，如曲线403所示的。根据t4—t3所表示的时间差，PLL 300的锁定时间比现有技术缩短了。
图5示出了叙述启动图3的锁相环单元的步骤的流程图。该流程图在步骤500开始。在步骤501收到射频信号以产生一个接收的信号。在步骤502，响应所接收的信号，启动射频接收机。在步骤506该流程图结束。启动射频接收机的步骤包括步骤503—505。在步骤503，启动PLL频率合成器的单元。在步骤504，响应第一控制信号，在第一时间启动具有第一响应时间的多个单元的第一单元。在步骤505，响应第一响应时间和第二控制信号，启动具有小于第一响应时间的第二响应时间的多个单元的第二单元。
在图5中，在步骤503，以在步骤504和505所述的一种独特的方式启动PLL频率合成器的各单元。在步骤504，首先启具有最慢响应时间的PLL频率合成器的单元。在该优选实施例中，VCO具有最慢响应时间，这就是为什么它首先以第一控制信号被启动，第一控制信号相应于控制信号302。在步骤505，启动响应时间小于VCO 204的第二单元。在该优选实施例中，第二单元是环路分频器205。响应于第一响应时间，控制信号303启动环路分频器205，这意味着在环路分频器205启动之前，控制信号303被延迟，直到VCO204已基本上达到稳定状态频率。通过首先启动VCO 204并且等待启动PLL 300的其它单元，防止了输出频率信号116或117的频率过冲，因而减少了PLL 300的锁定时间。
利用本发明的启动锁相环(PLL)的多个单元的装置和方法，基本上满足了前述的需要。根据本发明，PLL包括多个单元。响应于控制信号每个单元能够被启动和被禁止。每个单元产生一个输出信号。每个单元具有由第一时间和第二时间之间的时间差确定的响应时间，在第一时间该单元被启动，而第二时间在第一时间之后出现，在该时间单元的输出时间达到稳定状态。响应第一控制信号、在第一时间启动具有第一响应时间的多个单元的第一单元。响应第一响应时间和第二控制信号启动具有小于第一响应时间的第二响应时间的多个单元的第二单元。本发明为PLL有利地提供快速锁定时间。
虽然对照其说明性的实施例已叙述了本发明，但这不是意味着本发明被限定在这些具体的实施例。本领域的技术人员认识到，在不脱离所附的权利要求书中提出的本发明的精神和范围情况下，可以进行修改和改变。
权利要求
1.在包括多个单元的锁相环(PLL)中，每个单元产生一个输出信号，每个单元具有第一时间(t2)与第二时间(t3)之间的时间差确定的一个响应时间，在第一时间启动该单元，第二时间出现在第一时间之后，在该时间该单元的输出信号达到稳定状态，一种启动PLL的多个单元的方法，其特征在于，包括以下步骤响应第一控制信号在第一时间(t2)启动具有第一响应时间的多个单元的第一单元；和响应第一响应时间和第二控制信号启动具有小于第一响应时间的第二响应时间的多个单元的第二单元。
2.根据权利要求1的方法，其特征在于，多个单元的第一单元是一个压控振荡器。
3.根据权利要求1的方法，其特征在于，多个单元的第二单元是一个环路分频器。
4.根据权利要求1的方法，其特征在于，多个单元的第二单元是一个相位检测器。
5.根据权利要求1的方法，其特征在于，多个单元的第二单元是一个环路滤波器。
6.根据权利要求1的方法，其特征在于，第一响应时间是固定的。
7.根据权利要求1的方法，其特征在于，第一响应时间是可变的。
8.根据权利要求1的方法，其特征在于，进一步包括以下步骤监视第一响应时间的指示；和响应监视的第一响应时间的指示，控制第二控制信号。
9.在响应PLL状态控制信号具有启动和禁止状态的锁相环(PLL)，该PLL包括多个单元，每个单元产生一个输出信号，每个单元具有由第一时间和第二时间(t3)之间的时间差确定的一个响应时间，在第一时间(t2)该单元被启动，第二时间在第一时间之后出现，在该时间该单元的输出信号达到稳定状态，启动PLL的多个单元的装置，其特征在于，包括一个控制器，被连接用于接收PLL状态控制信号，而且在工作时产生第一和第二控制信号，其中响应第一控制信号在第一时间(t2)该控制器启动具有第一响应时间的多个单元的第一单元，和响应第一响应时间和第二控制信号，启动具有小于第一响应时间的第二响应时间的多个单元的第二单元。
10.根据权利要求9的装置，其特征在于，该控制器被连接，用于接收第一响应时间的指示，而且响应第一响应时间的指示而工作以便控制第二控制信号。
全文摘要
一种启动锁相环(PLL)(300)中多个单元的装置和方法。PLL(300)包括多个单元(202、203、204、205)。每个单元产生一个输出信号(207、208、209、116或117)。每个单元具有由第一时间(t
文档编号H03L7/08GK1116474SQ94190894
公开日1996年2月7日 申请日期1994年10月11日 优先权日1993年11月9日
发明者斯蒂文·弗雷德里克·吉利格, 珍妮·汉·科西克 申请人:摩托罗拉公司