将堆叠式导电凸块当做一种电子元件，跟第一连接线、电容等其它电子元件一起先形成在基板上方，并使其分别连接于第一连接线；之后再形成模封层覆盖电容等其它电子元件、第一连接线，并且暴露出堆叠式导电凸块的一端。
[0053]传输线310除了可以布线于基板10之上，还可以布线于模封层20’之中以及模封层20’的表面，模封层20’实际上提供了传输线310更多的布线空间。
[0054]传输线310只有部分长度存在于基板10表面,其它部分则存在于模封层之中或表面，所以传输线310在封装结构I中占有的直线距离LI会小于传输线310的总长度。因而线路式滤波器30在基板10上的空间可以大幅的减少，增加了基板10的面积使用率，使用者可以根据实际需求将传输线310设计在模封层20’之中或者是之上。
[0055]另一方面，由于电子元件50以及传输线310皆设置于模封层20’中或模封层20’上，电子元件50可以和其它其电子元件50或任一连接线的传输线电性连接。如此，提供了线路式电子元件和其它电子元件50空间利用上相当大的设计灵活性。
[0056]图4为本发明第一实施例的线路式滤波器30频率响应模拟结果图。预设滤波器的工作频率可大约等于2.45GHz,利用插入损耗(insert1n loss)以及折返损耗(returnloss)来表示线路式滤波器30在工作频率为2.45GHz的情况下滤波的情形。
[0057]以下说明本发明第二实施例，请参阅图5，此实施例和前一实施例不同的地方在于封装结构I’中仅有线路式电子元件，例如是线路式耦合器40，而没有其它的电子元件。和前一实施例相似的部分在此不再赘述。在本实施例中，线路式耦合器40包括两条彼此平行的传输线410，并沿同一方向延伸。
[0058]图6A-6E为本发明第二实施例的封装结构I’的制造流程剖面示意图。图6A-6E的剖面图是沿着图5中封装结构I’的剖面线B-B进行剖面而得。制造方法与步骤和前一实施例相似，在此不多做赘述。
[0059]本发明还可以用于层叠封装(package on package, PoP)。图7为本发明第三实施例的封装结构I’’的剖面示意图，不同于第一实施例的地方在于本实施例中，封装结构I’’除了基板10以及模封层20’外，还包括第二模封层80以及焊料60、基材70。而线路式电子元件90包括模封层20’中的传输线910以及第二模封层80中的第二传输线920。其中，传输线910可划分为第一连接线912、第二连接线914以及第三连接线916，而第二传输线920还可以划分成第四连接线922、第五连接线924以及第六连接线926。
[0060]另外，第三连接线916与焊料60位于模封层20’以及基材70之间，第二传输线920位于基材70上，第二模封层80位于基材上。详细而言，第二模封层80覆盖基材70、第四连接线922与第五连接线924，第六连接线926位于第二模封层80上表面。传输线910通过焊料60电性连接第二传输线920,而第五连接线连接第四连接线与第六连接线。基板10、模封层20’以及传输线910的材料、结构、相对兀件关系大致与第一实施例相同,在此不多做赘述。
[0061]此层叠封装的制造方法包括上述步骤S101、S102及S103，相似的部分在此不多做赘述，需特别注意部分说明如下。其中步骤SlOl的参数在计算时需同时包含个别的模封层20’内及第二模封层80内计划转换成线路式电子元件的预设电子元件的规格。
[0062]步骤S102在转换计算前一步骤的参数时，需考量个别的模封层20’、第二模封层80的介电常数与损失系数、以及焊料60的电性阻抗。在其它应用上，若此封装结构I’’更具有如第一实施例的其它电子元件50，则亦需同时考量线路式电子元件、电子元件50之间连接线的电性阻抗。
[0063]步骤S103，形成线路式电子元件90于封装结构I’’中，也就是说将线路式电子元件90相关参数落实形成于基板10与模封层20’、焊料60，以及基材70与第二模封层80，以形成封装结构I’’。此步骤中，可以分别完成传输线910于模封层20’中，以及第二传输线920于第二模封层80中，再通过焊料60连接此两部分。也可以先形成基板10、模封层20’以及传输线910，而方法和第一实施例相同，在此不多做赘述；之后，形成焊料60以及基材70于模封层20’上，接着形成第四连接线922于基材70上，再形成第五连接线924与第二模封层80，最后形成第六连接线926。其中第五连接线924的形成方法例如前述的直通模封穿孔(through molding via, TMV)或是堆叠式导电凸块(stacked stud bump)。
[0064]本发明实施例中所举的数量、间距、长度、宽度，以及排列方式仅为举例参数的种类，以说明本发明如何将预设电子元件的规格转换成线路式电子元件并实现在封装结构中，在其他实施例中，也可以针对其他种类的电子元件来进行各项参数的设计，本发明不限制参数的种类。另需特别说明的是，在实际应用上，线路式电子元件也可以是一条传输线所构成，例如电感，所以本发明所举传输线数目仅为举例说明。
[0065]综上所述，本发明线路式电子元件利用模封层做为布线的空间，相较于以往的二维平面电性连接路线，本发明通过模封层提供三维的电性连接路线。另，因本发明可以整合模封层材料的特性，例如介电常数(dielectric constant)、损失系数(dissipat1nfactor),连接点的材料,例如焊料,连接线的连接结构,例如直通模封穿孔、堆叠式导电凸块等等，将线路式电子元件设计制造整合于封装结构中，封装结构的设计因而更具灵活性；且，将局部线路式电子元件形成于垂直基板面积方向的空间中，可以减少线路式电子元件在基板上占据的面积，达到微小化的目的。
[0066]以上所述仅为本发明的实施例，其并非用以限定本发明的专利保护范围。任何熟习相像技艺者，在不脱离本发明的精神与范围内，所作的更动及润饰的等效替换，仍为本发明的专利保护范围内。
【主权项】
1.一种具有线路式电子元件的封装结构的制造方法，其特征在于，该封装结构的制造方法包括: 根据一预设电子元件的规格，计算出一线路式电子元件所需的多个参数； 转换该些参数； 依据转换后的该些参数形成该封装结构，该封装结构至少包括一基板、该线路式电子兀件与一模封层； 其中该转换步骤至少参考该模封层的介电常数。2.如权利要求1所述的封装结构的制造方法，其特征在于，该转换步骤还包括:利用模拟软件来微调该些参数。3.如权利要求1所述的封装结构的制造方法，其特征在于，形成该线路式电子元件于该封装结构中的步骤还包括: 形成至少一传输线，其中该传输线的至少一第一连接线位于该基板上； 形成该模封层于该基板上，该模封层包含该传输线的至少一第二连接线； 形成该传输线的至少一第三连接线于该模封层上方； 其中该第一连接线、该第二连接线以及该第三连接线相互电性连接。4.如权利要求3所述的封装结构的制造方法，其特征在于，还包括: 形成至少一焊料以及一基材于该模封层上； 形成至少一第四连接线于该基材上，该些第四连接线至少其中之一通过该焊料连接该第三连接线； 形成至少一第五连接线与一第二模封层； 形成至少一第六连接段位于该第二模封层上方； 其中，该些第五连接线分别对应地连接该些第四连接线与该些第六连接线。5.一种具有线路式电子元件的封装结构，其特征在于，该具有线路式电子元件的封装结构包括: 一基板； 一线路式电子元件，该线路式电子元件包括至少一传输线； 一模封层，该模封层位于该基板上， 其中该传输线具有至少一第一连接线、至少一第二连接线以及至少一第三连接线，该第一连接线位于该基板上且为该模封层覆盖，该第二连接线位于该模封层中，该第三连接线位于该模封层上，且该第二连接线连接该第一连接线以及该第三连接线； 其中该线路式电子元件是根据多个参数进行设计，该些参数是根据一预设电子元件的规格以及参考该模封层的介电常数、该传输线的电性阻抗计算而得，使得该线路式电子元件符合该预设电子元件的规格。6.如权利要求5所述的封装结构，其特征在于，还包括一电子元件，该电子元件位于该基板上，且该模封层覆盖该电子元件。7.如权利要求5所述的封装结构，其特征在于，该封装结构还包括: 一基材，该基材位于该模封层上，其中该第三连接线位于该模封层以及该基材之间；一第二传输线，位于该基材上，该第二传输线具有至少一第四连接线、至少一第五连接线以及至少一第六连接线，该第四连接线电性连接该第三连接线； 一第二模封层，该第二模封层位于该基材上，且覆盖该第四连接线以及该第五连接线，而该第六连接段位于该第二模封层上，该第五连接线连接该第四连接线与该第六连接线，其中该传输线以及该第二传输线构形成一传输路径。8.如权利要求7所述的封装结构，其特征在于，该第二连接线或该第五连接线是为直通模封穿孔或堆叠式导电凸块。9.如权利要求5所述的封装结构，其特征在于，该些参数包括该传输线的长度及宽度。10.如权利要求5所述的封装结构，其特征在于，该基板包括印刷电路板、半导体基板或是低温共烧多层陶瓷基板。
【专利摘要】本发明提供一种具有线路式电子元件的封装结构的制造方法。该封装结构的制造方法包括：首先，根据一预设电子元件的规格，计算出一线路式电子元件所需的多个参数。接着，转换该些参数。之后，依据转换后的该些参数形成该封装结构，该封装结构至少包括一基板、该线路式电子元件与一模封层。另外，转换步骤至少参考该模封层的介电常数。
【IPC分类】H05K3/30, H05K1/18
【公开号】CN105025663
【申请号】CN201410182893
【发明人】李威弦, 林冠彰
【申请人】日月光半导体制造股份有限公司
【公开日】2015年11月4日
【申请日】2014年4月30日