或者维持不激活，并且替代 其，激活电流元件106中的两者。
[0100] 仍然参照图8,表1根据一个实施例描述了第二DAC分段96的DAC元件106的激 活对于余数r的当前值和循环位置。
[0103] 从表1可以得出以下观察结果。当q = 0并且r = 0时，其意味着X = 0,那么DAC 元件104和106都是不激活的，并且因此，不发生交换。当q辛0并且r = 0时，在第一循 环位置中，DAC元件106JP 106 2两者都是不激活的，并且因此，不发生交换；但是在第二序 列位置中，DAC元件106JP 106 2两者都是激活的，并且控制器（图7)使DAC元件104中的 一个去激活或者维持不激活，从而有效地用激活元件106JP 106 2来交换在其他情况下会 是激活的的不激活DAC元件104。控制器102激活两个电流元件106来替换一个电流元件 104,这是因为电流元件106的增益中的每一个大约是电流元件104的增益的1/2。并且，当 r = 1时，无论q的值如何，在第一循环位置中，元件IOei是激活的并且元件106 2是不激活 的，这是因为，响应于等于1的X的LSB，仅仅需要元件106中的一个是激活的，并且在第二 循环位置中，元件Ioe 1是不激活的并且元件106 2是激活的。
[0104] 仍然参照表1，概括地说，通过响应于r = 0 (并且q辛0)交替地用元件106来交 换元件104,并且响应于r = 1交替地激活元件106jP 106 2，控制器102按照成形由在第一 DAC分段与第二DAC分段之间的增益差导致的非线性度噪声的方式，来操作第一 DAC分段 94和第二DAC分段96。具体地，控制器102有效地将该非线性度噪声推至更高频率，从而， 与图5的分段式DAC 70相比，可以通过图1的滤波器16或者通过图1的滤波器和抽取器 20去除更多的该噪声。
[0105] 图9是根据一个实施例的图7和图8的5位版本的分段式DAC 90的操作的流程 图。
[0106] 参照图7至图9,根据一个实施例对DAC 90的操作进行描述。
[0107] 在步骤110中，控制器102将数字输入值X除以2P= 2 1Z 2,以生成4位商数q和 1位余数r。
[0108] 在对于r = 0的第一循环位置期间，在步骤112中，控制器102去激活第二DAC分 段96 (在图9中的DAC 2)。
[0109] 在步骤114中，控制器102响应于q(上面结合图7描述的值y为0)，来确定要激 活的第一 DAC分段94 (在图9中的DAC 1)的电流元件104的数量，通过使用DWA来确定 需要激活哪个元件，并且然后激活这些元件。例如，如果q = 0101，那么控制器102确定要 激活五个电流元件104,使用DWA来确定要激活哪五个电流元件104,并且激活这五个元件 104〇
[0110] 然后，在步骤116中，第一 DAC分段94有效地将由激活的元件104生成的信号乘 以大约2,以生成Ianaklg ciutput (因为第二DAC分段96是不激活的，所以第一 DAC分段在整体 上生成。如上面所描述的，该乘以2是因为，元件104中的每一个与在X的21 = 2位位置中的位相对应，并且本质上受第一 DAC分段94的DAC元件104中的每一个的增益 的影响，该增益大约是第二DAC分段96的DAC元件106中的每一个的增益的两倍。
[0111] 在对于r = 0的第二循环位置期间，在步骤117中，控制器102激活第二DAC分段 96 (在图9中的DAC 2)的元件106JP 106 2，来生成Ianaklgciut的第二分量-如上面所描述的， 然而，如果q = X = r = 0,那么控制器102去激活元件106jP 106 2。
[0112] 在步骤118中，控制器102从q减去y= 1，这是因为激活的元件1061和106 2替 代了控制器在其他情况下会响应于q激活的电流元件104中的一个。
[0113] 然后，在步骤120中，控制器102响应于q-Ι来确定第一 DAC分段94(在图9中的 DAC 1)的电流元件104的要激活的数量，通过使用DWA来确定需要激活哪个元件，并且然后 激活这些元件。例如，如果q = 0101，那么q - 0001 = 0100并且控制器102确定要激活四 个电流元件104。接下来，控制器102使用DWA来确定要激活哪四个电流元件106,并且激 活这四个电流元件。
[0114] 接下来，在步骤122中，第一 DAC分段94有效地将由激活的元件104生成的信号 乘以大约2,以生成Ianaklg ciutput的第一分量。如上面所描述的，该乘以2是因为，元件104中 的每一个与在21= 2位位置中的位相对应，并且本质上受第一 DAC分段94的DAC元件104 中的每一个的增益的影响，该增益大约是第二DAC分段96的DAC元件106中的每一个的增 益的两倍。
[0115] 然后，在步骤124中，在求和节点100处，将1_^__的第一分量和第二分量求和， 以生成 lanalog-out 0
[0116] 控制器102记录对于r的循环位置的追踪，并且，针对r = 0的随后出现重复上面 描述的序列性的、循环性的程序。
[0117] 仍然参照图9,在对于r = 1的第一循环位置期间，在步骤126中，控制器激活元件 1〇61并且去激活第二DAC分段96 (在图9中的DAC2)的元件106 2，以生成Ianaklg _的第二 分量。
[0118] 在步骤128中，控制器102响应于q(y = 0,这是因为，这是r = 1的第一循环位 置）来确定第一 DAC分段94 (在图9中的DAC 1)的电流元件104的要激活的数量，通过使 用DWA来确定需要激活哪个元件，并且然后激活这些元件。例如，如果q = 0101，那么控制 器102确定要激活五个电流元件104。接下来，控制器102使用DWA来确定要激活哪五个电 流元件104,并且激活这五个电流元件。
[0119] 然后，在步骤130中，第一 DAC分段94有效地将由激活的元件104生成的信号乘 以大约2,以生成Ianaklg ciutput的第一分量。如上面所描述的，该乘以2是因为，元件104中的 每一个与在21= 2位位置中的位相对应，并且本质上受第一 DAC分段94的DAC元件104中 的每一个的增益的影响，该增益大约是第二DAC分段96的DAC元件106中的每一个的增益 的两倍。
[0120] 接下来，在步骤132中，在求和节点100处，将Ianaklg ciut的第一分量和第二分量求 和，以生成 lanalog-out 0
[0121] 并且，在对于r = 1的第二循环位置期间，在步骤134中，控制器102去激活元件 IOei并且激活第二DAC分段96 (在图9中的DAC2)的元件106 2，以生成Ianalcig _的第二分 量。
[0122] 在步骤136中，控制器102响应于q(y = 0,这是因为，这是r = 1的第一循环位 置）来确定第一 DAC分段94 (在图9中的DAC 1)的电流元件104的要激活的数量，通过使 用DWA来确定需要激活哪个元件，并且然后激活这些元件。例如，如果q = 0101，那么控制 器102确定要激活五个电流元件104。接下来，控制器102使用DWA来确定要激活哪五个电 流元件104,并且激活这五个元件。
[0123] 然后，在步骤138中，第一 DAC分段94有效地将由激活的元件104生成的信号乘 以大约2,以生成Ianaklg ciutput的第一分量。如上面所描述的，该乘以2是因为，元件104中的 每一个与在21= 2位位置中的位相对应，并且本质上受第一 DAC分段94的DAC元件104中 的每一个的增益的影响，该增益大约是第二DAC分段96的DAC元件106中的每一个的增益 的两倍。
[0124] 接下来，在步骤140中，在求和节点100处，将Ianaklg ciut的第一分量和第二分量求 和，以生成 lanalog-out 0
[0125] 控制器102记录对于r的循环位置的追踪，并且，针对r = 1的随后出现重复上面 描述的序列性的、循环性的程序。
[0126] 仍然参照图7至图9,如上面所描述的，第一 DAC分段94至少理论上地，使用DWA 通过将失配误差转换为恒定的增益误差来平均/去除由其失配误差导致的非线性度。
[0127] 对于第二DAC分段96,在可能的两个偶数事件（r = 0)和两个可能的奇数事件（r =1)的四循环分组（four-cycle grouping)期间的平均失配误差，是由以下方程式给出的 恒定输出偏移β :
[0129] 其中em= G KJ6j-G是元件IOei的量化误差，并且e 1Q6_2= G 1Q6_2-G是元件1062的 量化误差，从而将第二DAC分段96的失配误差有效地转换为恒定偏移误差β (如上面所描 述的，61()6」和G 1Q6 2可以为正或者负）。
[0130] 如上面所描述的，因为至少理论上地分别将第一 DAC分段和第二DAC分段94和96 的失配误差转换为恒定增益误差和恒定偏移误差β，所以有效地消除了由分量失配引入第 一 DAC分段和第二DAC分段中的失配误差，并且因此，未添加使分段式DAC 90的SNR或者 含有分段式DAC的Σ Δ ADC的SNR恶化的非线性度噪声。
[0131] 但是，因为如上面描述的有时将第二DAC分段96的DAC元件106JP 106 2 "交换" 为第一 DAC分段94以获得针对第二DAC分段的恒定偏移β，所以第一 DAC分段的有效增益 误差实际上不是恒定的，并且因此，该非恒定的增益误差可以添加使5位版本的分段式DAC 90的SNR恶化的一些非线性噪声。具体地，第一 DAC分段94的归一化增益α由以下方程 式表示：
[0133] 其中方程式（3)的右侧的最右项是增益误差，并且den( "分母"的简称）具有取 决于从量化器18 (图1)至5位版本的分段式反馈DAC 90的输入数的序列的变化。例如， 如果来自量化器18的序列是都相似的数，例如，4, 4, 4, ···. 4或者7, 7, 7,….，7,那么den由 以下方程式表示：
[0135] 其中，例如，quotient (5/2)(商数（5/2) )= 2 并且 remainder (5/2)(余数（5/2)) =1〇
[0136] 针对来自量化器18 (图1)的数的任何序列，α的范围如下：
[0138] (即，31彡den彡60,其中den可以取该范围内的非整数值）。
[0139] 而且，按照方程式（2)，针对5位版本的分段式DAC 90的偏移误差是
其对于任何序列都是恒定的；偏移β包括仅仅来自第二DAC分段96的 元件的失配误差的非零项。
[0140] 如果存在至Σ AADC 10(图1)的明显"繁忙"输入信号，那么量化器18(图1)的 输出明显改变，诸如在序列（4, 5, 6，··· 29, 4, 5, 6，···.，29，···.）中。对于这种量化器序列， 当DAC 90用作图1的ADC 10的反馈DAC 22时，第一分段94的增益α为或者接近为：
[0142] 即，den为或者接近为31，其在den范围的下端处，由此允许增益α接近按照方程 式⑴的5位DWA DAC的增益。或者，从另一种角度来看，对于"繁忙"量化器序列，5位版 本的分段式DAC 90的第一分段94的增益误差（方程式（6)的右侧的最右项）接近5位不 分段式DWA DAC的增益误差。
[0143] 如果对于第一 DAC分段和第二DAC分段94和96的元件104和106存在不超过1 % 的失配误差（即，Gm x-G彡±0.01，G和Giq6 x-2G彡±0.01，2G)，那么，如上面描述的， 第一分段增益α的变化将取决于输入至DAC的值的序列，以及因此，在5位分段式DAC90 的输出中的线性失真的变化将取决于输入至DAC的值的序列。但是，大量MATLAB模拟已经 表明，对于不超过1 %的失配误差，ADC 10 (图1)的SNR，在含有作为反馈DAC 22的DAC 90 时，仍然比120dB更好。这意味着，增益误差的变化（在上面的方程式(6)的右侧的最右 项）低于_l2〇dB。
[0144] 而且，如果5位版本的DAC 90的增益α从α# α 2变化，那么由反馈DAC引入 到ADC 10 (图1)的输出ANAL0G_0UT中的噪声由以下方程式给出：
[0146] 如果增益α在两个以上的值之间变化，那么用于引入的噪声的表达式可能会更 加复杂，但是，对于将采样速率为至少128的5位版本的分段式DAC 90用作反馈DAC 22的 ADC 10, ANAL0G_0UT 的 SNR 仍然保持比 120dB 更好。
[0147] 参照图7和图8,设想5位版本的分段式DAC 90的替代实施例。例如，第一 DAC分 段和第二DAC分段94和96不是包括DAC电流源元件104和106,而是可以包括电容器元件 或者其他类型的DAC元件。
[0148] 图10是根据一个实施例的图7的6位电流输出版本的DAC 90的第一 DAC分段和 第二DAC分段94和96以及组合器100的示意图，其中N = 6, m = 4,并且p = 2。
[0149] 4位第一分段94,其可以与图7的5位版本的DAC 90的4位第一分段94相似，提 供与数字输入信号X的四个MSB相对应的Ianalcig ciut的分量，并且包括十五个DAC电流源元 件15(^至150 15，该DAC电流源元件中的每一个具有大约4G的增益，该增益是每个元件150 的理想增益。具体地，每个电流元件150 x具有4G+e x的增益，其中e x是增益误差并且可以 是正值或者负值。例如，ex可以在4G的0%至±5%范围内。
[0150] 第二分段96提供与数字输入信号X相对应的Ianalcig ciut的分量，并且包括四个DAC 电流源元件1521至152 4。电流源元件152JP 152 2具有大约G的增益，其是这些元件的理 想增益并且是第一分段94的电流元件150中的每一个的理想增益4G的1/4。具体地，每 个元件152 1至152 2具有G+e x的增益，其中e ,是增益误差并且可以是正值或者负值。例如， ex可以在G的0%至±5%范围内。并且，电流元件152 3至152 4中的每一个具有大约2G的 增益，其是这些元件的理想增益并且是第一分段94的电流元件150中的每一个的理想增益 4G的1/2。具体地，每个电流元件152 3至152 4具有2G+e x的增益，其中e ,是增益误差并且 可以是正值或者负值。例如，ex可以在2G的0%至±5%范围内。在第一分段和第二分段 94和96之间的该增益按比例缩放的原因是，由元件152^ 152 4提供的I _^_的分量与 数字输入信号的值X的2°和2 1位位置相对应，并且分别由元件150提供的I analc]g ciut的分量 与X的22位位置相对应。
[0151] 并且，组合器100是电流求和节点，所有电流元件150和152的输出耦合至该电流 求和节点。
[0152] 即使图7的6位版本的分段式DAC 90与标准的6位分段式DAC相比包括两个额 外的电流元件1524、1523、和152 2(总计19个元件150和152以及承载由这些元件生成的电 流的19个线路），其将具有17个DAC元件和线路，这仍然明显少于6位DWA ADC包括的63 个DAC元件。
[0153] -般而言，如下面更加详细描述的，6位版本的DAC 90通过有时用第二分段96的 电流源元件152中的两个、三个、或者四个来交换第一分段94的电流源元件150中的一 个，来生成具有比图5的6位版本的分段式DAC 70更少的非线性失真的Ianaklg ciut。控制器 102 (图7)以DWA方式来操作4位第一 DAC分段94,但是有时，控制器不是激活生成Ianalcig+ Ciut的第一分量所需的所有元件150,而是使这些元件150中的一个去激活、或者保持不激 活，并且替代其，激活电