专利名称：时钟检测电路的制作方法
技术领域：
本实用新型属于数据通信领域，尤其涉及一种数据通信系统中的时钟检测电路。
背景技术：
在数据通信系统中，系统的稳定性通常要求很高，而时钟往往又是整个系统中不可或缺的信号，如果时钟丢失，整个系统将陷入瘫痪状态，无法正常运行。所以，在系统中非常关注时钟状态的好坏，这就需要进行时钟检测。
常用的时钟监测方法是采用计数器的方式，如图1所示，计数器为单向不循环的计数器，即复位后从零开始计数，计满后停止保持不变。计数器的异步复位管脚接在全局复位信号上，当系统复位时，计数器清零。被测时钟接在计数器的输入管脚上，如果被测时钟存在，则复位结束后计数器开始正常计数，计满后停止保持。检测模块是由一个比较器实现的，当计数器的计数结果大于事先设定的数值(可以是一个大于零并且小于计数器最大值的数)，则检测结果输出高电平，表示被测时钟正确。否则，如果被测时钟不存在，则计数器不会进行计数，一直保持为零不变，比较器比较的结果为不大于事先设定的数值，检测结果输出低电平，说明被测时钟不正确。
考虑到需要过滤掉被测时钟不存在时信号上面的干扰可能导致的少量的计数，通常把事先设定的比较数值设置的稍微大一些，监测结果可能更好。但这种检测被测时钟方法，如果被测时钟起初是存在的但工作一段时间丢失了，根据以上的方法，因为计数器的计数结果保持不变，所以没有办法检测出来。而且现有的方法也无法检测时钟频率是否正确。
实用新型内容本实用新型的目的在于提供一种时钟检测电路，实时检测时钟状态还能检测时钟频率是否正确。
本实用新型的时钟检测电路，包括两个计数器，一个检测模块，两计数器之一为参考时钟计数器，接入参考时钟信号，并产生复位信号；另一计数器为被测时钟计数器，接入参考时钟计数器的复位信号；检测模块比较检测参考时钟计数器和被测时钟计数器的数值，并输出检测结果。
上述时钟检测电路通过可编程逻辑器件实现。
参考时钟信号通过晶振产生。
被测时钟计数器在计到最大值后保持不变。
本实用新型所涉及的时钟检测电路，能够灵敏的检测出时钟是否存在，还可以检测出时钟频率是否正确，从而可以实现精确的检测时钟的目的。
本实用新型所涉及的时钟检测电路，可以应用于需要时钟检测的任何系统中，尤其是应用于对检测结果要求很高的系统，还可以应用于需要检测时钟频率正误的系统。
本实用新型所涉及的时钟检测电路还可以应用在计算机或通信设备中任何有时钟检测需求的通信设备产品中。
本实用新型所述的时钟检测电路还可以应用在计算机或通信设备中任何有时钟检测需求的通信设备产品中，具有广泛的应用前景。
图1是常用的时钟监测采用计数器的示意图图2是本实用新型时钟检测电路的原理框图图3是本实用新型时钟检测电路的时序图具体实施方式
本实用新型的时钟检测电路包含三个模块两个计数器，一个检测模块。其中参考时钟计数器从硬件复位后即进行自由、循环的计数，不受其他模块的影响；被测时钟计数器由参考时钟计数器产生的复位信号进行清零，从而确保这两个计数器每次的计数起点大致相同；比较检测模块在参考时钟计数器计到某一个位置时，检查被测时钟计数器，如果它的计数结果和参考时钟的计数结果具有正确的对应关系，则说明被测时钟是正确的。另外，在确定计数器的宽度时，应保证参考时钟计数器计到检测值时被测时钟计数器还没有计满溢出。本实用新型的时钟检测电路，可通过可编程逻辑实现。
具体实现过程为1)设计一个参考时钟计数器，该计数器从复位结束之后即开始循环计数；
2)通过参考时钟计数器产生一个复位信号，产生电路为通过计数器的数值，当计数器的数值为0左右的时候，即产生这个复位信号；3)设计一个被测时钟计数器，这个计数器由步骤2中产生的复位信号进行复位，从而确保两个计数器循环的同时从0开始计数；4)设计一个比较检测模块，每次在参考时钟计数器清零之前检测被测时钟计数器的数值，如果在事先预算的数值范围内，则认为被测时钟是正确的。
如图2所示，参考时钟(如图3中的CLK_50M)为晶振输入的50M时钟，参考时钟计数器(如图3中的CLK_50M_CNT)为6位二进制计数器，对50M时钟进行循环计数，永不停止。
参考时钟计数器产生一个被测时钟计数器的复位信号(TEST_RST)，它在参考时钟计数器等于0、1、2、3时等于0，其余时间等于1。
本方案中的被测时钟为8M，如图3中的CLK_TESTED_8M，被测时钟计数器(如图3中的TESTED_8M_CNT，4位二进制计数器)通过上面产生的复位信号清零，其余时间单向计数，即计到最大值后保持不变，不自动回零。清零的目的是确保两个时钟大约同时从0开始计数。
比较检测模块实际上是一个复杂的比较器，它在参考时钟计数器计到60的时候，比较被测时钟计数器的数值看是否大于8且小于12(这是由两个时钟的频率对应关系预算出来的，当50M时钟计数器计到60时，8M时钟计数器应该计到9或者10)，如果是，则认为被测时钟是正确的，否则则是错误的。
其中，被测时钟计数器计到最大值保持不变的目的是防止如果被测时钟不是8M，而是比较高的频率，比如60M，那么在参考时钟计数到60，进行检测的时候，因为被测时钟的频率比较高，而且被测时钟计数器只有4位，将会循环计数，可能刚好在被检测时刻计到了8到12之间，从而导致错误的判断结果。
另外，因为参考时钟和被测时钟是不存在任何对应关系的，所以，当在参考时钟计数器等于60检测被测时钟计数器的数值时，可能刚好碰到被测时钟计数器的跳变，从而导致检测到的计数结果是错误的，所以建议在使用这种方案时，最好检测3次，取其中两个相同的结果为最终的检测结果，以起到更准确检测的目的。
权利要求1.一种时钟检测电路，包括两个计数器，一个检测模块，两计数器之一为参考时钟计数器，接入参考时钟信号，并产生复位信号；另一计数器为被测时钟计数器，接入参考时钟计数器的复位信号；检测模块比较检测参考时钟计数器和被测时钟计数器的数值，并输出检测结果。
2.如权利要求1所述的时钟检测电路，其特征在于上述时钟检测电路通过可编程逻辑器件实现。
3.如权利要求1所述的时钟检测电路，其特征在于被测时钟计数器在计到最大值后保持不变。
4.如权利要求1或2或3所述的时钟检测电路，其特征在于参考时钟信号通过晶振产生。
专利摘要本实用新型涉及一种数据通信系统中的时钟检测电路，包括两个计数器，一个检测模块，两计数器之一为参考时钟计数器，接入参考时钟信号，并产生复位信号；另一计数器为被测时钟计数器，接入参考时钟计数器的复位信号；检测模块比较检测参考时钟计数器和被测时钟计数器的数值，并输出检测结果。能够灵敏的检测出时钟是否存在，还可以检测出时钟频率是否正确，从而可以实现精确的检测时钟的目的。可以应用于需要时钟检测的任何系统中，尤其是应用于对检测结果要求很高的系统，还可以应用于需要检测时钟频率正误的系统。还可以应用在计算机或通信设备中任何有时钟检测需求的通信设备产品中。
文档编号H04L29/00GK2713741SQ200420009099
公开日2005年7月27日 申请日期2004年6月9日 优先权日2004年6月9日
发明者周恩松 申请人:港湾网络有限公司