专利名称：互补型金属氧化物半导体图像感测器及其操作方法
技术领域：
本发明关于一种互补型金属氧化物半导体(complementary metal oxidesemiconductor, CMOS)图像感测器及其操作方法，尤指一种可通过自我校正方式来改 善组装良品率的CMOS图像感测器及其操作方法。
背景技术：
由于近年来图像感测器的发展及图像处理速度提高，使得光电式触控屏幕愈来愈 受到重视。目前，图像感测器大致上可分类成电荷耦合元件(chargecoupled deviCe，CCD) 图像感测器以及CMOS图像感测器。一般而言，CCD图像感测器比CMOS图像感测器具有更少 的噪声(noise)，且可产生更好的图像品质。然而，CMOS图像感测器可将信号处理电路整合 于单一芯片上，使得产品易于小型化。此外，CMOS图像感测器在功率消耗上非常低，因此， CMOS图像感测器的应用也愈来愈广泛。请参阅图1，图1为现有技术的光电式触控屏幕1的示意图。如图1所示，光电式 触控屏幕1包含触控面板10以及两个CMOS图像感测器12、14。CMOS图像感测器12、14分 别设置在触控面板10的两侧。当使用者使用手指、触控笔等物件16在触控面板10上进行 操作时，CMOS图像感测器12、14即会分别感测到物件16的投影，此时，只要知道投影位置 到触控位置的角度，再量测两个CMOS图像感测器12、14之间的距离，就可以算出触控位置 的座标。请参阅图2以及图3，图2为物件16的移动轨迹160在图1中的CMOS图像感测器 12上的投影示意图，图3为物件16的移动轨迹160'在图1中的CMOS图像感测器12上的 投影示意图。以CMOS图像感测器12为例，如果CMOS图像感测器12与触控面板10在组装 时没有发生偏差或歪斜，则物件16的移动轨迹160在CMOS图像感测器12的像素阵列单元 120上的投影即会呈现如图2所示的方正的四边形。然而，如果CMOS图像感测器12与触控 面板10在组装时受到组装公差的影响而发生偏差或歪斜，则物件16的移动轨迹160'在 CMOS图像感测器12的像素阵列单元120上的投影即会呈现如图3所示的歪斜的平行四边 形。此时，读出电路122便需要抓取更多的像素数据以供后端的演算法进行判断，才能消除 组装公差的影响，进而增加系统的操作频率及功耗。
发明内容
因此，本发明的目的之一在于提供一种CMOS图像感测器及其操作方法，可通过自 我校正方式来改善组装良品率，以解决上述问题。根据一实施例，本发明的CMOS图像感测器包含一像素阵列单元、一列驱动单元以 及一逻辑电路。所述像素阵列单元用以感测一物件，其中，所述像素阵列单元包含M个像素 以及P个多工器，每一所述M个像素分别与所述P个多工器的其中之一电性连接，M为一正 整数，且P为一小于或等于M的正整数。所述列驱动单元以及所述逻辑电路分别与所述P 个多工器电性连接。所述列驱动单元用以产生一列选择信号。所述逻辑电路则用以计算对4应所述物件的一感测区域，其中，所述感测区域包含所述M个像素中的N个像素，N为一小 于或等于M的正整数。此外，所述逻辑电路并且用以控制与所述N个像素电性连接的Q个 多工器将所述列选择信号供应给所述N个像素，Q为一小于或等于N且小于或等于P的正 整数。根据另一实施例，本发明的CMOS图像感测器的操作方法包含下列步骤通过一像 素阵列单元感测一物件，其中，所述像素阵列单元包含M个像素以及P个多工器，每一所述 M个像素分别与所述P个多工器的其中之一电性连接，M为一正整数，且P为一小于或等于 M的正整数；计算对应所述物件的一感测区域，其中，所述感测区域包含所述M个像素中的N 个像素，N为一小于或等于M的正整数；产生一列选择信号；以及控制与所述N个像素电性 连接的Q个多工器将所述列选择信号供应给所述N个像素，Q为一小于或等于N且小于或 等于P的正整数。根据另一实施例，本发明的CMOS图像感测器包含一像素阵列单元、一列驱动单 元、一读出电路以及一逻辑电路。所述读出电路及所述列驱动单元皆与所述像素阵列单元 电性连接，且所述逻辑电路与所述读出电路电性连接。所述像素阵列单元用以感测一物件， 其中，所述像素阵列单元包含M个像素，且M为一正整数。所述列驱动单元用以产生一列选 择信号，所述列选择信号控制所述M个像素输出其所产生的信号。所述读出电路用以读取 所述M个像素所产生的信号。所述逻辑电路用以计算对应所述物件的一感测区域，其中，所 述感测区域包含所述M个像素中的N个像素，且N为一小于或等于M的正整数。所述逻辑 电路计算位于所述感测区域中的每一列的一第一个像素与一最后一个像素，并且控制所述 读出电路用以列为主的顺序自每一列的所述第一个像素读取至所述最后一个像素，以输出 所述N个像素所产生的信号。根据另一实施例，本发明的CMOS图像感测器的操作方法包含下列步骤通过一像 素阵列单元感测一物件，其中，所述像素阵列单元包含M个像素，且M为一正整数；计算对应 所述物件的一感测区域，其中，所述感测区域包含所述M个像素中的N个像素，且N为一小 于或等于M的正整数；产生一列选择信号，以控制所述M个像素输出其所产生的信号；计算 位于所述感测区域中的每一列的一第一个像素与一最后一个像素；用以列为主的顺序自每 一列的所述第一个像素读取至所述最后一个像素；以及输出所述N个像素所产生的信号。因此，根据本发明的CMOS图像感测器及其操作方法，本发明仅需要将对应物件轨 迹的感测区域中的像素数据输出，即可消除组装公差的影响，进而大幅降低系统的操作频 率及功耗。关于本发明的优点与精神可以通过以下的实施例及所附附图得到进一步的了解。
图1为现有技术的光电式触控屏幕的示意图；图2为物件轨迹在图1中的CMOS图像感测器上的投影示意图；图3为物件轨迹在图1中的CMOS图像感测器上的投影示意图；图4为根据本发明一实施例的CMOS图像感测器的示意图；图5为图4中的像素阵列单元具有一 3*3像素矩阵的示意图；图6为图5中的CMOS图像感测器的电路图7为图5中的感测区域加入一虚拟像素的示意图；图8为CMOS图像感测器的操作方法的流程图；图9为根据本发明另一实施例的CMOS图像感测器的操作方法的流程图；图10为根据本发明另一实施例的CMOS图像感测器的电路图；图11为根据本发明另一实施例的CMOS图像感测器的示意图；图12为像素数据读取顺序转换的时序图；图13为根据本发明另一实施例的CMOS图像感测器的示意图；图14为图13中的像素阵列单元具有一 3*3像素矩阵的示意图；图15为图14中的CMOS图像感测器的电路图；图16为图14中的感测区域加入一虚拟像素的示意图；图17为根据本发明另一实施例的感测区域的示意图；图18为根据本发明另一实施例的CMOS图像感测器的操作方法的流程图；图19为根据本发明另一实施例的CMOS图像感测器的操作方法的流程图。附图标号1光电式触控屏幕10触控面板12、14、3、3'、5CM0S 图像感测器16 物件30、30'、50、70、120 像素阵列单元32、72列驱动单元34、54、74 逻辑电路36、56、76、122 读出电路52行驱动单元58图像寄存器160、160'移动轨迹300、700、P1-P32 像素302,302a-302c 多工器304、504、704、704'感测区域P0、PlO虚拟像素S100-S108、S200-S212、S300-S310、S400-S414 流程步骤
具体实施例方式请参阅图4，图4为根据本发明一实施例的CMOS图像感测器3的示意图。如图4 所示，CMOS图像感测器3包含一像素阵列单元30、一列驱动单元32、一逻辑电路；34以及一 读出电路36。列驱动单元32、逻辑电路34以及读出电路36分别与像素阵列单元30电性 连接。像素阵列单元30用以感测一物件(未绘示于图中)或其移动轨迹。于此实施例 中，像素阵列单元30包含M个像素300以及P个多工器302，其中，每一个像素300分别与 P个多工器302的其中之一电性连接，且M为一正整数，P为一小于或等于M的正整数。进一步说明，如果P等于M，即表示像素300与多工器302的数量相同，且每一个多工器302 分别与唯一的像素300电性连接；如果P小于M，即表示多工器302的数量少于像素300的 数量，此时，每一个多工器302可分别与至少一个像素300电性连接。图4中的像素阵列单 元30即为包含相同数量的像素300以及多工器302的实施例。举例而言，若像素阵列单 元30具有一 640*480的像素矩阵，且像素300与多工器302的数量相同，则M与P皆等于 640*480，也即像素阵列单元30包含640*480个像素300以及640*480个多工器302。此 外，像素300可吸收自一物件所反射的光，并将所吸收的光转换为一电信号。像素300通常 为具有晶体管以及光电二极管的结构。需说明的是，像素300的结构特征以及作用原理为 本领域技术人员可轻易达成，在此不再赘述。列驱动单元32自一控制器(未绘示于图中)接收一时序信号以及一控制信号，并 产生一列选择信号。列选择信号为一用于控制像素阵列单元30中的像素300数据输出的 信号。逻辑电路34则用以计算对应像素阵列单元30所感测到的物件或其移动轨迹的一感 测区域，其中，感测区域包含该M个像素300中的N个像素300，且N为一小于或等于M的 正整数。接着，逻辑电路34控制与该N个像素300电性连接的Q个多工器302将列选择信 号供应给该N个像素300，Q为一小于或等于N且小于或等于P的正整数。以图4中的像素 阵列单元30为例，Q即等于N且小于P。读出电路36则用以读取该感测区域的该N个像素 300所产生的信号。请参阅图5，图5为图4中的像素阵列单元30具有一 3*3像素矩阵的示意图。以 下利用图5所绘示的3*3像素矩阵来说明本发明的技术特征。于此实施例中，像素阵列单 元30包含相同数量的像素300以及多工器302，也即上述的M及P皆等于9。请一并参阅 图6，图6为图5中的CMOS图像感测器3的电路图。当使用者使用手指、触控笔等物件(未绘示于图中)在一具有CMOS图像感测器3 的光电式定位系统(未绘示于图中)上进行操作时，像素阵列单元30即会感测到该物件或 其移动轨迹。接着，逻辑电路34则根据像素阵列单元30所感测到的物件或其移动轨迹计 算对应的感测区域304。如图5所示，感测区域304包含五个像素(也即上述的N及Q皆等 于5)，即P1、P2、P5、P6及P9。接着，逻辑电路34再控制与上述五个像素电性连接的多工器 302将列选择信号供应给此五个像素，并且使读出电路36可以用以列为主(row-major)的 顺序读取感测区域304的五个像素所产生的信号。换言之，读出电路36读取感测区域304 的像素次序依序为P2、P6、P1、P5、P9。也即，读出电路36读取的第一列像素为P2、P6，且第 二列像素为PI、P5、P9。于此实施例中，感测区域304是可以变动的，可根据开机时自我校 正结果设定。此外，当物件或其移动轨迹为不规则形状时，为避免后续演算法变复杂，逻辑 电路34可计算一包含物件或其移动轨迹的平行四边形，以作为感测区域。需说明的是，由于图5中的感测区域304超出像素阵列单元30的实体区域，会使 得每次的扫瞄时间不固定，而增加曝光时间的计算。此时，本发明的读出电路36可在读取 像素数据时，在超出的部分加入虚拟像素(dummypixel)，以维持每次扫瞄时间固定，进而简 化曝光时间计算。请参阅图7，图7为图5中的感测区域304加入一虚拟像素PO的示意图。 如图7所示，在加入虚拟像素PO后，感测区域304中的像素排列呈一平行四边形，且每一列 皆包含相同数量的像素，由此即可维持固定的扫瞄时间。请参阅图8，图8为CMOS图像感测器的操作方法的流程图。请一并参阅图4至图6，配合上述的CMOS图像感测器3，本发明的CMOS图像感测器的操作方法包含下列步骤步骤SlOO 通过像素阵列单元30感测物件或其移动轨迹；步骤S102 计算对应该物件或其移动轨迹的感测区域304 ；步骤S104 产生列选择信号；步骤S106 :控制与感测区域304中的像素？2、？6、？115、？9电性连接的多工器302 将该列选择信号供应给像素P2、P6、PI、P5、P9 ；以及步骤S108 用以列为主的顺序读取感测区域304的像素P2、P6、P1、P5、P9所产生的信号。请参阅图9，图9为根据本发明另一实施例的CMOS图像感测器的操作方法的流程 图。请一并参阅图7，配合上述的CMOS图像感测器3，如果感测区域304超出像素阵列单元 30的实体区域，则本发明的CMOS图像感测器的操作方法可包含下列步骤步骤S200 通过像素阵列单元30感测物件或其移动轨迹；步骤S202 计算对应该物件或其移动轨迹的感测区域304 ；步骤S204 产生列选择信号；步骤S206 :控制与感测区域304中的像素？2、？6、？115、？9电性连接的多工器302 将该列选择信号供应给像素P2、P6、PI、P5、P9 ；步骤S208 判断感测区域304是否超出像素阵列单元30的实体区域，若是，则执 行步骤S210，若否，则执行步骤S212 ；步骤S210 在超出的部分加入虚拟像素PO ；以及步骤S212 用以列为主的顺序读取感测区域304的虚拟像素PO (若有)以及像素 P2、P6、P1、P5、P9所产生的信号。请参阅图10，图10为根据本发明另一实施例的CMOS图像感测器3'的电路图。 如图10所示，CMOS图像感测器3'包含一像素阵列单元30'、一列驱动单元32、一逻辑电 路34以及一读出电路36，其中列驱动单元32、逻辑电路34以及读出电路36的作用原理 如前所述，在此不再赘述。于此实施例中，像素阵列单元30'具有一 4*5像素矩阵，也即像 素阵列单元30'包含20个像素P1-P20。相比于图6中的像素阵列单元30，像素阵列单元 30'中的多工器的数量少于像素的数量。如图10所示，像素阵列单元30'仅包含17个多 工器，其中像素P1、P2电性连接于同一个多工器30 ，像素P3、P4电性连接于同一个多工 器30 ，且像素Pll、P12电性连接于同一个多工器302c。换言之，本发明可利用一个多工 器同时控制多个像素，进而减少多工器的数量。与单一多工器电性连接的像素数量可根据 实际应用而设计，不以图10所示的两个为限。需说明的是，如果有多个像素同时电性连接 至一个多工器，则此多个像素需位于像素阵列单元30'中的不同行。如图10所示，像素P1、 P2位于不同行，像素P3、P4位于不同行，且像素P11、P12也位于不同行。特别地，同时电性 连接至一个多工器的多个像素可位于像素阵列单元30'中的同一列，但不以此为限。如图 10所示，像素P1、P2位于同一列，像素P3、P4位于同一列，且像素P11、P12也位于同一列。请参阅图11以及图12，图11为根据本发明另一实施例的CMOS图像感测器5的示 意图，图12为像素数据读取顺序转换的时序图。如图11所示，CMOS图像感测器5包含一像 素阵列单元50、一行驱动单元52、一逻辑电路M、一读出电路56以及一图像寄存器(frame buffer) 580行驱动单元52、逻辑电路M以及读出电路56分别与像素阵列单元50电性连接，且图像寄存器58与读出电路56电性连接。图11所绘示的4*3像素矩阵仅是用来说明 本发明的技术特征，本发明并不以此为限。像素P1-P12可吸收自一物件所反射的光，并将 所吸收的光转换为一电信号。像素P1-P12通常为具有晶体管以及光电二极管的结构。需 说明的是，像素P1-P12的结构特征以及作用原理为本领域技术人员可轻易达成，在此不再 赘述。行驱动单元52自一控制器(未绘示于图中)接收一时序信号以及一控制信号，并 产生一行选择信号。行选择信号为一用于控制像素阵列单元50中的像素P1-P12数据输出 的信号。逻辑电路M则用以计算对应像素阵列单元50所感测到的物件或其移动轨迹的一 感测区域。然后，读出电路56先用以行为主(column-major)的顺序读取该感测区域的像 素所产生的信号。之后，图像寄存器58再将采用以行为主的顺序输出的数据转换为以列为 主的顺序。举例而言，当使用者使用手指、触控笔等物件(未绘示于图中)在一具有CMOS图 像感测器5的光电式定位系统(未绘示于图中)上进行操作时，像素阵列单元50即会感测 到该物件或其移动轨迹。接着，逻辑电路M则根据像素阵列单元50所感测到的物件或其 移动轨迹计算对应的感测区域504。如图11所示，感测区域504包含五个像素，即P2、P3、 P7、P8及P12。需说明的是，由于图11中的感测区域504超出像素阵列单元50的实体区 域，会使得每次的扫瞄时间不固定，而增加曝光时间的计算。此时，本发明的读出电路56可 在读取像素数据时，在超出的部分加入虚拟像素P0，以维持每次扫瞄时间固定，进而简化曝 光时间计算。通过行驱动单元52产生的行选择信号的控制，读出电路56先用以行为主的顺序 读取感测区域504的像素所产生的信号，读取的顺序依序为P0、P2、P3、P7、P8及P12。接 着，图像寄存器58再将采用以行为主的顺序输出的数据转换为以列为主的顺序。如图12 所示，经过图像寄存器58转换之后，读取的顺序即变为P0、P3、P8、P2、P7及P12。此外，于 此实施例中，由于扫瞄出的结果会因为扫瞄线与物件轮廓并非正交，而输出歪斜的轮廓。本 发明可以利用图像寄存器58重新排列读取的像素数据，以改善上述现象。请参阅图13，图13为根据本发明另一实施例的CMOS图像感测器7的示意图。如 图13所示，CMOS图像感测器7包含一像素阵列单元70、一列驱动单元72、一逻辑电路74以 及一读出电路76。列驱动单元72以及读出电路76分别与像素阵列单元70电性连接，且逻 辑电路74与读出电路76电性连接。像素阵列单元70用以感测一物件(未绘示于图中)或其移动轨迹。于此实施例 中，像素阵列单元70包含M个像素700，其中，M为一正整数。此外，像素700可吸收自一物 件所反射的光，并将所吸收的光转换为一电信号。像素700通常为具有晶体管以及光电二 极管的结构。需说明的是，像素700的结构特征以及作用原理为本领域技术人员可轻易达 成，在此不再赘述。列驱动单元72自一控制器(未绘示于图中)接收一时序信号以及一控制信号，并 产生一列选择信号。列选择信号为一用于控制像素阵列单元70中的像素700数据输出的 信号。读出电路76用以读取像素阵列单元70的像素700所产生的信号。逻辑电路74则 用以计算对应像素阵列单元70所感测到的物件或其移动轨迹的一感测区域，其中，感测区 域包含该M个像素700中的N个像素700，且N为一小于或等于M的正整数。接着，逻辑电路74计算位于感测区域中的每一列的第一个像素与最后一个像素，并且控制读出电路76 用以列为主的顺序自每一列的第一个像素读取至最后一个像素，以输出感测区域中的N个 像素所产生的信号。请参阅图14以及图15，图14为图13中的像素阵列单元70具有一 3*3像素矩阵 的示意图，图15为图14中的CMOS图像感测器7的电路图。以下利用图14以及图15所绘 示的3*3像素矩阵来说明本发明的技术特征。当使用者使用手指、触控笔等物件(未绘示于图中)在一具有CMOS图像感测器7 的光电式定位系统(未绘示于图中)上进行操作时，像素阵列单元70即会感测到该物件或 其移动轨迹。接着，逻辑电路74则根据像素阵列单元70所感测到的物件或其移动轨迹计算 对应的感测区域704。如图14所示，感测区域704包含五个像素(也即上述的N等于5)， 即？1、？2冲5、？6及？9，其中像素？1、？2位于感测区域704中的第一列，像素P5、P6位于感 测区域704中的第二列，且像素P9位于感测区域704中的第三列。接着，逻辑电路74计算 位于感测区域704中的每一列的第一个像素与最后一个像素。如图14所示，感测区域704 中的第一列的第一个像素为Pl且最后一个像素为P2，感测区域704中的第二列的第一个像 素为P5且最后一个像素为P6，感测区域704中的第三列的第一个像素与最后一个像素皆为 P9。接着，逻辑电路74控制读出电路76用以列为主的顺序自每一列的第一个像素读取至 最后一个像素，以输出感测区域704中的五个像素所产生的信号。于此实施例中，感测区域 704中的五个像素的输出顺序即为P1、P2、P5、P6、P9。于此实施例中，感测区域704是可以变动的，可根据开机时自我校正结果设定。此 外，当物件或其移动轨迹为不规则形状时，为避免后续演算法变复杂，逻辑电路74可计算 一包含物件或其移动轨迹的平行四边形，以作为感测区域。需说明的是，由于图14中的感测区域704超出像素阵列单元70的实体区域，会使 得每次的扫瞄时间不固定，而增加曝光时间的计算。此时，本发明的读出电路76可在读取 像素数据时，在超出的部分加入虚拟像素，以维持每次扫瞄时间固定，进而简化曝光时间计 算。请参阅图16，图16为图14中的感测区域704加入一虚拟像素PlO的示意图。如图16 所示，在加入虚拟像素PlO后，感测区域704中的像素排列呈一平行四边形，且每一列皆包 含相同数量的像素，由此即可维持固定的扫瞄时间。此时，感测区域704中的第三列的第一 个像素为P9且最后一个像素为虚拟像素P10。请参阅图17，图17为根据本发明另一实施例的感测区域704'的示意图。除了上 述的平行四边形外，本发明在经过适当的设定后，读出电路76也可读取并输出如图17所示 的感测区域704'的像素数据。需说明的是，由于感测区域704'在第二列中包含六个像素 P10、P11、P12 以及 P14、P15、P16，且像素 P10、P11、P12 与像素 P14、P15、P16 为不连续，此 时，逻辑电路74会分别计算像素P10、PlU P12与像素P14、P15、P16中的第一个像素与最 后一个像素，也即像素P10、P11、P12中的第一个像素为PlO且最后一个像素为P12，且像素 P14、P15、P16中的第一个像素为P14且最后一个像素为P16。因此，对于图17所示的第二 列而言，读出电路76会先自第一个像素PlO依序读取至最后一个像素P12，再自另外一个第 一个像素P14依序读取至最后一个像素P16。换言之，读出电路76在同一列中所读取的像 素可为连续或不连续，视感测区域所涵盖的范围而定。请参阅图18，图18为根据本发明另一实施例的CMOS图像感测器的操作方法的流程图。请一并参阅图13至图15，配合上述的CMOS图像感测器7，本发明的CMOS图像感测 器的操作方法包含下列步骤步骤S300 通过像素阵列单元70感测物件或其移动轨迹；步骤S302 计算对应该物件或其移动轨迹的感测区域704 ；步骤S304 产生列选择信号，以控制像素阵列单元70中的像素输出其所产生的信 号；步骤S306 计算位于感测区域704中的每一列的第一个像素与最后一个像素；步骤S308 用以列为主的顺序自每一列的第一个像素读取至最后一个像素；以及步骤S310 输出感测区域704的像素PI、P2、P5、P6、P9所产生的信号。请参阅图19，图19为根据本发明另一实施例的CMOS图像感测器的操作方法的流 程图。请一并参阅图16，配合上述的CMOS图像感测器7，如果感测区域704超出像素阵列 单元70的实体区域，则本发明的CMOS图像感测器的操作方法可包含下列步骤步骤S400 通过像素阵列单元70感测物件或其移动轨迹；步骤S402 计算对应该物件或其移动轨迹的感测区域704 ；步骤S404 产生列选择信号，以控制像素阵列单元70中的像素输出其所产生的信 号；步骤S406 判断感测区域704是否超出像素阵列单元70的实体区域，若是，则执 行步骤S408，若否，则执行步骤S410 ；步骤S408 在超出的部分加入虚拟像素PlO ；步骤S410 计算位于感测区域704中的每一列的第一个像素与最后一个像素；步骤S412 用以列为主的顺序自每一列的第一个像素读取至最后一个像素；以及步骤S414 输出感测区域704的像素P1、P2、P5、P6、P9所产生的信号以及虚拟像 素Pio(若有)。相比于现有技术，本发明利用多工器控制像素数据输出，使得逻辑电路可以通过 控制多工器来定义每一条列选择信号所选到的扫瞄线斜率。此外，本发明也可先用以行为 主的顺序读取感测区域中的像素数据，再通过图像寄存器把采用以行为主的顺序输出的数 据转换为以列为主的顺序。再者，本发明还可在读出电路增加一逻辑电路，以根据感测到的 物件或其移动轨迹计算感测区域中的每一列的起点(即第一个像素)与终点(即最后一个 像素)，进而控制读出电路输出感测区域的像素数据。由于本发明仅需要将对应物件或其移 动轨迹的感测区域中的像素数据输出，所以可以大幅降低系统操作频率以及功耗。此外，当 逻辑电路判断感测区域超出像素阵列单元的实体区域时，读出电路会在超出的部分加入虚 拟像素，以维持每次扫瞄时间固定，进而简化曝光时间计算。以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与 修饰，皆应属本发明的涵盖范围。1权利要求
1.一种互补型金属氧化物半导体图像感测器，其特征在于，所述图像感测器包括 一像素阵列单元，用以感测一物件，所述像素阵列单元包括M个像素以及P个多工器，每一所述M个像素分别与所述P个多工器的其中之一电性连接，M为一正整数，P为一小于 或等于M的正整数；一列驱动单元，与所述P个多工器电性连接，用以产生一列选择信号；以及 一逻辑电路，与所述P个多工器电性连接，用以计算对应所述物件的一感测区域，所述 感测区域包括所述M个像素中的N个像素，N为一小于或等于M的正整数，所述逻辑电路并 且用以控制与所述N个像素电性连接的Q个多工器将所述列选择信号供应给所述N个像 素，Q为一小于或等于N且小于或等于P的正整数。
2.如权利要求1所述的互补型金属氧化物半导体图像感测器，其特征在于，所述图像 感测器还包括一读出电路，与所述像素阵列单元电性连接，所述读出电路是用以列为主的 顺序读取所述感测区域的所述N个像素所产生的信号，并当所述感测区域超出所述像素阵 列单元的一实体区域时，所述读出电路在超出的部分加入至少一虚拟像素，且所述感测区 域为一平行四边形。
3.如权利要求1所述的互补型金属氧化物半导体图像感测器，其特征在于，当P小于M 时，所述M个像素中的至少两个像素同时电性连接至所述P个多工器中的一个多工器，且所 述至少两个像素位于所述像素阵列单元中的不同行和同一列。
4.一种互补型金属氧化物半导体图像感测器的操作方法，其特征在于，所述方法包括 下列步骤通过一像素阵列单元感测一物件，所述像素阵列单元包括M个像素以及P个多工器，每 一所述M个像素分别与所述P个多工器的其中之一电性连接，M为一正整数，P为一小于或 等于M的正整数；计算对应所述物件的一感测区域，所述感测区域包括所述M个像素中的N个像素，N为 一小于或等于M的正整数； 产生一列选择信号；以及控制与所述N个像素电性连接的Q个多工器将所述列选择信号供应给所述N个像素， Q为一小于或等于N且小于或等于P的正整数。
5.如权利要求4所述的操作方法，其特征在于，所述方法还包括下列步骤用以列为主的顺序读取所述感测区域的所述N个像素所产生的信号，当所述感测区域 超出所述像素阵列单元的一实体区域时，在超出的部分加入至少一虚拟像素，且所述感测 区域为一平行四边形。
6.如权利要求4所述的操作方法，其特征在于，当P小于M时，所述M个像素中的至少 两个像素同时电性连接至所述P个多工器中的一个多工器，且所述至少两个像素位于所述 像素阵列单元中的不同行和同一列。
7.—种互补型金属氧化物半导体图像感测器，其特征在于，所述图像感测器包括 一像素阵列单元，用以感测一物件，所述像素阵列单元包括M个像素，M为一正整数； 一列驱动单元，与所述像素阵列单元电性连接，用以产生一列选择信号，所述列选择信号控制所述M个像素输出其所产生的信号；一读出电路，与所述像素阵列单元电性连接，用以读取所述M个像素所产生的信号；以及一逻辑电路，与所述读出电路电性连接，用以计算对应所述物件的一感测区域，所述感 测区域包括所述M个像素中的N个像素，N为一小于或等于M的正整数，所述逻辑电路计算 位于所述感测区域中的每一列的一第一个像素与一最后一个像素，并且控制所述读出电路 用以列为主的顺序自每一列的所述第一个像素读取至所述最后一个像素，以输出所述N个 像素所产生的信号。
8.如权利要求7所述的互补型金属氧化物半导体图像感测器，其特征在于，当所述感 测区域超出所述像素阵列单元的一实体区域时，所述读出电路在超出的部分加入至少一虚 拟像素，且所述感测区域为一平行四边形。
9.一种互补型金属氧化物半导体图像感测器的操作方法，其特征在于，所述方法包括 下列步骤通过一像素阵列单元感测一物件，所述像素阵列单元包括M个像素，M为一正整数；计算对应所述物件的一感测区域，所述感测区域包括所述M个像素中的N个像素，N为 一小于或等于M的正整数；产生一列选择信号，以控制所述M个像素输出其所产生的信号；计算位于所述感测区域中的每一列的一第一个像素与一最后一个像素；用以列为主的顺序自每一列的所述第一个像素读取至所述最后一个像素；以及输出所述N个像素所产生的信号。
10.如权利要求9所述的操作方法，其特征在于，所述方法还包括下列步骤当所述感测区域超出所述像素阵列单元的一实体区域时，在超出的部分加入至少一虚 拟像素，且所述感测区域为一平行四边形。
全文摘要
一种互补型金属氧化物半导体图像感测器及其操作方法，该图像感测器包含一像素阵列单元、一列驱动单元以及一逻辑电路。该像素阵列单元用以感测一物件，其中，该像素阵列单元包含M个像素以及P个多工器，每一该M个像素分别与该P个多工器的其中之一电性连接。该列驱动单元以及该逻辑电路分别与该P个多工器电性连接。该列驱动单元用以产生一列选择信号。该逻辑电路则用以计算对应该物件的一感测区域，其中，该感测区域包含该M个像素中的N个像素。该逻辑电路并且用以控制与该N个像素电性连接的Q个多工器将该列选择信号供应给该N个像素。本发明仅需要将对应物件轨迹的感测区域中的像素数据输出，进而大幅降低系统的操作频率及功耗。
文档编号H04N5/374GK102055919SQ20091021231
公开日2011年5月11日 申请日期2009年11月4日 优先权日2009年11月4日
发明者詹伟廷, 许恩峰, 高铭璨 申请人:原相科技股份有限公司